-
公开(公告)号：JP2021068920A
公开(公告)日：2021-04-30
申请号：JP2021015027
申请日：2021-02-02
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】配線にスリットが設けられた構成を有する発光素子アレイを提供すること。 【解決手段】複数の発光素子と、複数の発光素子が光を出射する側に形成された第1電極配線と、を備え、前記第1電極配線にスリットが設けられている。 【選択図】図7
-
公开(公告)号：JP2020120018A
公开(公告)日：2020-08-06
申请号：JP2019010749
申请日：2019-01-25
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】発光素子の発光点のサイズを大きくする場合に比べ、発光特性が損なわれることを抑制して光出力を大きくできる発光装置などを提供する。 【解決手段】発光装置10は、複数の発光素子をそれぞれが有する複数の発光素子群が配列された発光部を備え、前記発光部は、前記配列に沿って、前記複数の発光素子群毎に、当該発光素子群に含まれる複数の発光素子が並列して発光又は非発光の状態に順に設定される。 【選択図】図1
-
公开(公告)号：JP2016092314A
公开(公告)日：2016-05-23
申请号：JP2014227664
申请日：2014-11-10
Applicant: 富士ゼロックス株式会社
IPC: B24B27/06 , H01L21/301
Abstract: 【課題】使用予定の切削部材が、頂部の領域で最大応力を与えて段差部を破損させる先細り度合の先端形状を有する場合であっても段差部の破損を抑制できる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面に表面側の溝を形成する工程と、前記基板の裏面から、前記表面側の溝の幅よりも厚みが厚い回転する切削部材で、前記表面側の溝に通じる裏面側の溝を形成し、前記表面側の溝の幅と前記裏面側の溝の幅との差により形成される段差部を有する半導体片に個片化する工程と、前記裏面側の溝を形成するより前に前記切削部材の先端部を予め加工する加工工程であって、頂部の領域で最大応力を与えて前記段差部を破損させる先細り度合を有する切削部材の先細り度合を小さくすることで、当該頂部の領域で最大応力を与えて前記段差部を破損させない先細りの度合に加工する加工工程とを備える。 【選択図】図22
Abstract translation: 要解决的问题：提供一种半导体芯片制造方法，即使当使用的切割构件具有尖端形状时，其可以抑制台阶部分的破坏，锥形度使得可以通过施加最大应力来破坏台阶部分 顶部区域。解决方案：半导体芯片制造方法包括：在基板的表面上形成表面侧凹槽的步骤; 通过具有比表面侧凹槽的宽度大的厚度的旋转切割构件从基板的后表面形成后表面侧凹槽的步骤，以使基板成为半导体芯片，每个半导体芯片具有阶梯状 由表面侧槽的宽度和后面侧槽的宽度之间的差而形成的部分; 以及处理步骤，在形成后面侧槽之前，预先对切割构件的前端进行加工，该切削构件的锥形度具有能够通过在顶部区域施加最大应力而使阶梯部破裂的锥度 减小到锥度，使得不会在顶部区域施加最大应力而破坏阶梯部分。选择的图：图22
-
公开(公告)号：JP5884935B1
公开(公告)日：2016-03-15
申请号：JP2015211536
申请日：2015-10-28
Applicant: 富士ゼロックス株式会社
IPC: B23K26/53 , H01L21/3065 , H01L21/301
Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】本発明の半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140−1、140−2を異方性ドライエッチングで形成する工程と、切断領域の微細溝に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6
Abstract translation: 本发明提供一种用于制造能够缩小切割宽度比传统的半导体元件的方法。 一种用于制造本发明的半导体元件，在衬底的表面上，通过各向异性干法蚀刻形成在沿着切割区域中的表面侧的微细槽140-1和140-2，切割面积法 通过在沿着所述微细槽的基板的激光，并在衬底中形成沿切割区的等改性区域320,330的应力在加入底物，沿切割区域的基板照射 的和分割半导体片的步骤。 点域6
-
公开(公告)号：JP2020155622A
公开(公告)日：2020-09-24
申请号：JP2019053387
申请日：2019-03-20
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】発光素子アレイの駆動部側に専有面積の大きい回路素子を設ける構成と比較し、駆動部と発光素子アレイとを近接させやすい構造の発光装置などを提供する。 【解決手段】発光装置は、配線基板10と、配線基板上に設けられた基材100と、互いに対向する第1の側面および第2の側面と、第1の側面および第2の側面とを接続する、互いに対向する第3の側面および第4の側面とを有し、基材上に設けられた発光素子アレイ20と、第1の側面側の配線基板上に設けられ、発光素子アレイを駆動する駆動部50と、第1の側面側の基材上に設けられた第1の回路素子と、第2の側面側の基材上に設けられ、第1の回路素子よりも基材上での占有面積が大きい第2の回路素子と、第3の側面側および第4の側面側に設けられ、発光素子アレイの上面電極から発光素子アレイの外側に向けて延びる配線部材と、を備える。 【選択図】図7
-
Patent Agency Ranking
公开(公告)号：JP2020141019A
公开(公告)日：2020-09-03
申请号：JP2019034457
申请日：2019-02-27
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】拡散板を支える壁を他の部分と同じような壁を光源とキャパシタとの間にも設ける場合に比べて、光源とキャパシタとの間を近接させやすい発光装置などを提供する。 【解決手段】発光装置は、基板と、基板上に設けられたキャパシタと、基板上に設けられ、キャパシタに蓄積された電荷により駆動のための電流が供給される光源と、光源が出射する光が透過し、且つ、光源の光軸方向に配置された覆い部と、キャパシタと光源との間を除く基板上に設けられ、覆い部を支持する支持部と、を備える。 【選択図】図7
-
公开(公告)号：JP2019161243A
公开(公告)日：2019-09-19
申请号：JP2019122987
申请日：2019-07-01
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】端子から各々の面発光レーザ素子までの配線上の経路長のうちの最短の経路長を有する面発光レーザ素子が複数ある構成と比較し、外部からサージが印加された場合に、複数の面発光レーザ素子が同時に損傷する可能性が低減された発光素子アレイを提供すること。 【解決手段】端子に接続された配線と、配線により互いに並列に接続された複数の面発光レーザ素子と、を備え、複数の面発光レーザ素子のうち、端子からの電流経路長が1番目、2番目、および3番目に短い面発光レーザ素子の数がそれぞれ1個ずつとなっている。 【選択図】図1
-
公开(公告)号：JP2018198342A
公开(公告)日：2018-12-13
申请号：JP2018178597
申请日：2018-09-25
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】端子から各々の発光素子までの配線上の経路長のうちの最短の経路長を有する発光素子が複数ある構成と比較し、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減された発光素子アレイを提供すること。 【解決手段】電流を供給する端子に接続された配線により互いに並列に接続され、三角形状の各頂点の位置に配置された3つの発光素子を備え、端子から電流の経路に沿った発光素子の各々までの配線上の経路長が全て異なる。 【選択図】図1
-
公开(公告)号：JP2018082061A
公开(公告)日：2018-05-24
申请号：JP2016223545
申请日：2016-11-16
Applicant: 富士ゼロックス株式会社
CPC classification number: H01S5/18313 , H01S5/02248 , H01S5/02276 , H01S5/02296 , H01S5/026 , H01S5/0282 , H01S5/0425 , H01S5/06825 , H01S5/0683 , H01S5/18311 , H01S5/18358 , H01S5/18394 , H01S5/3054 , H01S5/34313 , H01S5/3432 , H01S5/423 , H01S2301/176 , H01S2304/04
Abstract: 【課題】端子から各々の発光素子までの配線上の経路長のうちの最短の経路長を有する発光素子が複数ある構成と比較し、外部からサージが印加された場合に、複数の発光素子が同時に損傷する可能性が低減された発光素子アレイ、および光伝送装置を提供すること。 【解決手段】電流を供給する端子28に接続された配線22により互いに並列に接続された複数の発光素子50−1、50−2、50−3、50−4を備え、端子28から電流の経路に沿った複数の発光素子の各々までの配線上の経路長のうちの最短の経路長を有する発光素子50−3を1つとした。 【選択図】図1
-
公开(公告)号：JP2018082059A
公开(公告)日：2018-05-24
申请号：JP2016223543
申请日：2016-11-16
Applicant: 富士ゼロックス株式会社
IPC: H01S5/0683 , H04B10/50 , H04B10/077 , H01S5/042
CPC classification number: H04B10/07 , H01S5/0021 , H01S5/02248 , H01S5/02276 , H01S5/02296 , H01S5/026 , H01S5/0282 , H01S5/0625 , H01S5/0683 , H01S5/18311 , H01S5/34313 , H01S5/423 , H01S2301/176 , H01S2304/04 , H04B10/2507 , H04B10/50 , H04B10/66 , H04B10/801 , H04B2210/07 , H04L7/0075
Abstract: 【課題】同一の寿命を有する発光素子のみで構成された場合と比較し、発光素子の寿命が近づいていることを、より早期に検出することが可能な光伝送装置を提供すること。 【解決手段】光を出射する第1の発光素子Aと、第1の発光素子Aと並列に接続されるとともに、第1の発光素子Aよりも早く劣化するよう構成された、光を出射する第2の発光素子Cと、第2の発光素子Cが劣化したことを検知する検知部と、を備える。 【選択図】図3
-
-
-
-
-
-
-
-
-
Search Results
39
records
(took 0.023 seconds)
