公开(公告)号：JP5884935B1

公开(公告)日：2016-03-15

申请号：JP2015211536

申请日：2015-10-28

Applicant: 富士ゼロックス株式会社

Inventor： 橋本 隆寛 ,  大野 健一 ,  村田 道昭 ,  生駒 英之 ,  大塚 勤

IPC: B23K26/53 ,  H01L21/3065 ,  H01L21/301

Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】本発明の半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140−1、140−2を異方性ドライエッチングで形成する工程と、切断領域の微細溝に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6

Abstract translation: 本发明提供一种用于制造能够缩小切割宽度比传统的半导体元件的方法。 一种用于制造本发明的半导体元件，在衬底的表面上，通过各向异性干法蚀刻形成在沿着切割区域中的表面侧的微细槽140-1和140-2，切割面积法 通过在沿着所述微细槽的基板的激光，并在衬底中形成沿切割区的等改性区域320,330的应力在加入底物，沿切割区域的基板照射 的和分割半导体片的步骤。 点域6

公开(公告)号：JP2015073024A

公开(公告)日：2015-04-16

申请号：JP2013208330

申请日：2013-10-03

Applicant: 富士ゼロックス株式会社

Inventor： 森川 慎吾 ,  生駒 英之

IPC: H01L21/52

Abstract: 【課題】基板に部品を実装する際に、基板に対して部品が傾くのを抑制することができる部品の実装方法、基板装置の製造方法を得る。 【解決手段】実装工程では、第一接着部150が底面12DにおけるY方向の一方側の部分に押され、第二接着部152が底面12DにおけるY方向の他方側の部分に押される。これにより、半導体素子を傾けようとする一方の力が他方の力を打ち消そうとする。このため、配線基板44に半導体素子を実装する際に、配線基板に対して半導体素子12が傾くことが抑制される。 【選択図】図1

Abstract translation: 要解决的问题：提供一种部件的安装方法以及基板装置的制造方法，当将部件安装在基板上时，能够抑制部件抵靠基板的倾斜。解决方案：在安装步骤中， 第一接合部150被底面12D的Y方向的一侧的一部分推压，第二接合部152被底面12D的Y方向的另一侧的一部分推压。 因此，旨在倾斜半导体元件的一个力旨在消除另一个力。 因此，当将半导体元件安装在布线板44上时，半导体元件12相对于布线板的倾斜被抑制。

公开(公告)号：JP2016058741A

公开(公告)日：2016-04-21

申请号：JP2015211536

申请日：2015-10-28

Applicant: 富士ゼロックス株式会社

Inventor： 橋本 隆寛 ,  大野 健一 ,  村田 道昭 ,  生駒 英之 ,  大塚 勤

IPC: B23K26/53 ,  H01L21/3065 ,  H01L21/301

Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】本発明の半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140−1、140−2を異方性ドライエッチングで形成する工程と、切断領域の微細溝に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6

Abstract translation: 要解决的问题：提供一种可以减小比现有宽度窄的切割宽度的半导体芯片制造方法。解决方案：本实施例的半导体芯片制造方法包括：形成细槽140-1,140-2的工艺 在通过各向异性干蚀刻从基板的表面沿着切割区域的表面侧上; 沿着切割区域的细槽将激光束照射在基板的内部，沿着切割区域和基板内部形成重整区域320,330等; 以及将衬底沿着切割区域划分成半导体芯片的工艺。选择图：图6

公开(公告)号：JP2016058474A

公开(公告)日：2016-04-21

申请号：JP2014182137

申请日：2014-09-08

Applicant: 富士ゼロックス株式会社

Inventor： 橋本 隆寛 ,  大野 健一 ,  村田 道昭 ,  生駒 英之 ,  大塚 勤

IPC: B23K26/53 ,  H01L21/3065 ,  H01L21/301

CPC classification number: H01L21/78 ,  H01L21/30621 ,  H01L21/6836 ,  H01L33/0095 ,  H01L2221/68327 ,  H01L2221/68381

Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140を異方性ドライエッチングで形成する工程と、切断領域の微細溝140に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6

Abstract translation: 要解决的问题：提供一种能够减小切割宽度比现有宽度窄的半导体芯片制造方法。解决方案：一种半导体芯片制造方法包括：沿着切割区域从表面侧形成细槽140的工艺 通过各向异性干法蚀刻表面的基板; 沿着切割区域的细槽140在基板的内侧照射激光束以沿着切割区域和基板内部形成重整区域320,330等的工艺; 以及向衬底施加应力以将衬底沿着切割区域分割成多个半导体芯片的过程。选择的图示：图6

公开(公告)号：JP2016058710A

公开(公告)日：2016-04-21

申请号：JP2015106148

申请日：2015-05-26

Applicant: 富士ゼロックス株式会社

Inventor： 大野 健一 ,  生駒 英之 ,  駒形 祥午 ,  村田 道昭 ,  大塚 勤

IPC: H01L21/301

CPC classification number: H01L21/3065 ,  H01L21/6836 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L29/0657

Abstract: 【課題】個片化後の半導体片の裏面の面積を、表面の面積よりも小さくできる半導体片の製造方法を提供する。 【解決手段】複数の発光素子100が形成された半導体基板Wの表面の切断領域に、異方性ドライエッチングで表面側の微細溝140を形成した後、基板裏面からバックグラインドにより基板を薄化させ、複数の半導体素子を半導体片に個片化する。微細溝140の形成途中で、微細溝140が、第1の溝部分と、当該第1の溝部分の下方に位置し、第1の溝部分の幅Saよりも広い幅Sbを有する第2の溝部分とを有するように、異方性ドライエッチングのエッチング条件を変更する工程を有する。 【選択図】図2

Abstract translation: 要解决的问题：提供一种半导体芯片制造方法，其能够将切割后的半导体芯片的背面的面积减小到比表面积小的半导体芯片的制造方法。半导体芯片的制造方法包括以下步骤： 在形成有多个发光元件100的半导体基板W的表面的切断区域上，通过各向异性干蚀刻在表面侧具有微细的槽140; 随后通过将多个半导体元件后研磨并切割成半导体芯片，使基板从基板的后表面变薄; 以及在形成细槽140的过程中改变各向异性干蚀刻的蚀刻条件，使得每个细槽140具有第一槽部和位于第一槽部下方并具有宽度Sb的第二槽部 比第一凹槽部分的宽度Sa宽。选择图：图2

公开(公告)号：JP5862819B1

公开(公告)日：2016-02-16

申请号：JP2015106148

申请日：2015-05-26

Applicant: 富士ゼロックス株式会社

Inventor： 大野 健一 ,  生駒 英之 ,  駒形 祥午 ,  村田 道昭 ,  大塚 勤

IPC: H01L21/301

CPC classification number: H01L21/3065 ,  H01L21/6836 ,  H01L21/78 ,  H01L2221/68327 ,  H01L2221/68381 ,  H01L29/0657

Abstract: 【課題】個片化後の半導体片の裏面の面積を、表面の面積よりも小さくできる半導体片の製造方法を提供する。 【解決手段】複数の発光素子100が形成された半導体基板Wの表面の切断領域に、異方性ドライエッチングで表面側の微細溝140を形成した後、基板裏面からバックグラインドにより基板を薄化させ、複数の半導体素子を半導体片に個片化する。微細溝140の形成途中で、微細溝140が、第1の溝部分と、当該第1の溝部分の下方に位置し、第1の溝部分の幅Saよりも広い幅Sbを有する第2の溝部分とを有するように、異方性ドライエッチングのエッチング条件を変更する工程を有する。 【選択図】図2

Abstract translation: 所述半导体片后的单片化的区域中的背表面上，提供一种制造半导体片的方法可以比该表面的面积小。 的多个半导体基板W的其中发光元件100的光被形成，从而形成通过各向异性干法蚀刻的微细槽140的表面侧之后的表面的切割区域，减薄通过背面研磨基板的背面基板 它是允许的，分割所述多个半导体片的半导体元件。 在中间，以形成具有宽度的Sb比第1槽部的宽度萨细槽140，细槽140包括第一槽部分，所述定位在所述第一槽部的下方，所述第二 以具有一个凹槽部分，其具有改变的各向异性干法蚀刻的蚀刻条件的步骤。 .The

公开(公告)号：JP5862733B1

公开(公告)日：2016-02-16

申请号：JP2014182137

申请日：2014-09-08

Applicant: 富士ゼロックス株式会社

Inventor： 橋本 隆寛 ,  大野 健一 ,  村田 道昭 ,  生駒 英之 ,  大塚 勤

IPC: B23K26/53 ,  H01L21/3065 ,  H01L21/301

CPC classification number: H01L21/78 ,  H01L21/30621 ,  H01L21/6836 ,  H01L33/0095 ,  H01L2221/68327 ,  H01L2221/68381

Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140を異方性ドライエッチングで形成する工程と、切断領域の微細溝140に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6

Abstract translation: 本发明提供一种用于制造能够缩小切割宽度比传统的半导体元件的方法。 一种用于沿切割区域的细槽140的制造半导体片，从所述基材的表面，形成通过各向异性干法蚀刻沿切割区域的细槽140的表面侧，在基板的方法 内部通过在衬底上形成沿切割区域照射激光，例如改性区域320的步骤，330，应力施加到基底上，将半导体片的基材沿切割区的步骤 配备了。 点域6