-
公开(公告)号：JP2019001098A
公开(公告)日：2019-01-10
申请号：JP2017118892
申请日：2017-06-16
Applicant: 富士ゼロックス株式会社
Abstract: 【課題】基板に部品を実装する際の位置基準が他の基板と共通であり、基板の外形を基準にして基板を対象物に組み付ける場合と比して、対象物に対する部品の位置精度が高い光学装置の製造方法を提供する。 【解決手段】基準穴28が形成されている基板22を準備する工程と、前記基準穴28の位置を検知し、該位置を基準として部品24を前記基板22に実装する工程と、前記基準穴28を位置基準として前記基板22を対象物30に組み付ける工程と、を備えている。 【選択図】図3
-
公开(公告)号：JP5887633B1
公开(公告)日：2016-03-16
申请号：JP2014203547
申请日：2014-10-02
Applicant: 富士ゼロックス株式会社
IPC: H01L21/304 , H01L21/301
CPC classification number: H01L21/78 , H01L21/02057 , H01L21/3043 , H01L21/6836 , H01L2221/68327 , H01L2221/6834 , H01L2221/68386
Abstract: 【課題】隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程において、密着力の均一性に起因する不具合の発生を抑制する。 【解決手段】半導体片の製造方法は、基板の表面に微細溝を形成する工程と、前記基板の裏面から、回転する切削部材で微細溝の幅よりも広い幅の裏面側の溝を微細溝に向けて形成する工程と、裏面側の溝を形成後に、粘着層を有する保持部材を基板裏面に貼り付ける工程と、保持部材を基板裏面に貼りつける前に、基板裏面と保持部材との密着力の均一性を高める工程と、保持部材を基板裏面に貼り付けた状態で保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、間隔が拡張した状態で半導体片を保持部材から離間させる工程とを備える。密着力の均一性を高める工程は、ドライ洗浄S206等である。 【選択図】図7
Abstract translation: 本发明公开了分离步骤或延伸由于粘附的均匀性从保持部件抑制故障的发生在相邻的半导体条之间的距离的半导体条的处理。 一种用于制造半导体片，基片，基片的后表面，所述细槽的表面上形成微细槽背在切割构件旋转时所述凹槽比所述微细槽更宽的侧方法 形成朝向，在背面上形成槽后的密合性，将具有在衬底的背面上的粘合剂层的保持部件的步骤之前，保持构件附连到所述基板，所述基板背面的后表面与所述保持构件 增大的力，通过在被附着到衬底的后表面的状态下拉伸所述保持部件保持构件的均匀性，保持扩大相邻半导体片之间的间隔的步骤的步骤，在一个状态中的半导体片，其中的间隔被扩展构件 和从分离的工序。 增加附着力的均匀性的步骤是干洗S206喜欢。 点域7
-
公开(公告)号：JP5884935B1
公开(公告)日：2016-03-15
申请号：JP2015211536
申请日：2015-10-28
Applicant: 富士ゼロックス株式会社
IPC: B23K26/53 , H01L21/3065 , H01L21/301
Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】本発明の半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140−1、140−2を異方性ドライエッチングで形成する工程と、切断領域の微細溝に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6
Abstract translation: 本发明提供一种用于制造能够缩小切割宽度比传统的半导体元件的方法。 一种用于制造本发明的半导体元件，在衬底的表面上，通过各向异性干法蚀刻形成在沿着切割区域中的表面侧的微细槽140-1和140-2，切割面积法 通过在沿着所述微细槽的基板的激光，并在衬底中形成沿切割区的等改性区域320,330的应力在加入底物，沿切割区域的基板照射 的和分割半导体片的步骤。 点域6
-
4.发明专利半導体素子、基板装置、露光装置、画像形成装置、半導体素子の製造方法、及び基板装置の製造方法 审中-公开半导体元件，基板装置，曝光装置，图像形成装置，一种制造半导体器件的方法，和一种制造衬底器件的方法
公开(公告)号：JP2017024222A
公开(公告)日：2017-02-02
申请号：JP2015143264
申请日：2015-07-17
Applicant: 富士ゼロックス株式会社
Inventor： 橋本 隆寛
CPC classification number: H01L2224/48091 , H01L2224/48471 , H01L2924/10156
Abstract: 【課題】基板上の発光素子の位置決めを容易にし、歩留まり向上を図ることができる半導体素子構造と製造方法、ならびにそれを用いた基板装置、露光装置および画像形成装置を提供する。 【解決手段】発光素子200は、頭部210と、側断面視にて左右方向の幅が頭部210の幅よりも狭い脚部250とを備え、脚部250は、側断面視にて、上下方向(−Z、Z方向)に対して、左右方向の一方側の一例としての張出部213側へ傾斜している。 【選択図】図2
Abstract translation: 甲以促进所述衬底，所述半导体器件结构以及能够使用相同的降低产率的提高，以及板件的制造方法在所述发光装置的定位，是提供一种曝光装置和图像形成装置。 发光器件200包括：头210，和比头部210的宽度的窄腿部分250的左右宽度在侧剖视图中，腿250，在侧剖视图， 垂直（-Z，Z方向）相对于，是倾斜于突出部213侧为在横向方向上的一侧的例子。 .The
-
公开(公告)号：JP2016096167A
公开(公告)日：2016-05-26
申请号：JP2014229401
申请日：2014-11-12
Applicant: 富士ゼロックス株式会社
Inventor： 橋本 隆寛
IPC: B24B27/06 , H01L21/301
Abstract: 【課題】表面側の溝に達する深さの裏面側の溝を1回の切削で形成する場合と比較し、段差部の破損を抑制できる半導体片の製造方法を提供する。 【解決手段】基板Wの表面から、当該基板の切断領域に沿って表面側の溝140を形成する工程と、基板の裏面から表面側の溝140に沿って、表面側の溝140に達しない深さの溝であって表面側の溝140の幅Saよりも広い幅Sb1を有する第1の裏面側の溝170Aを形成する工程と、第1の裏面側の溝170Aを形成後に、第1の裏面側の溝170Aの底部から表面側の溝140に達するまで、回転するダイシングブレード材で、表面側の溝140の幅Saよりも広い幅Sb2を有する第2の裏面側の溝170Bを形成する工程とを備える。 【選択図】図17
Abstract translation: 要解决的问题：提供一种半导体芯片制造方法，其可以抑制阶梯部分的破坏，与在表面侧到达凹槽的深度的背面侧的槽形成一次的情况相比， 切割。解决方案：半导体芯片制造方法包括：从基板W的表面，沿着基板的切割区域形成表面侧凹槽140的工艺; 从基板的后表面和沿着表面侧槽140形成具有未到达表面侧槽140的深度的第一后表面侧槽170A和宽于表面宽度Sa的宽度Sb1的工序 侧槽140; 从第一后面侧槽170A的底部形成宽度比表面侧槽140的宽度Sa宽的Sb2b的后面侧槽170B的工序，通过旋转的切削刃在成形后到达表面侧槽140 第一后面侧槽170A。选择图：图17
-
Patent Agency Ranking
公开(公告)号：JP5862733B1
公开(公告)日：2016-02-16
申请号：JP2014182137
申请日：2014-09-08
Applicant: 富士ゼロックス株式会社
IPC: B23K26/53 , H01L21/3065 , H01L21/301
CPC classification number: H01L21/78 , H01L21/30621 , H01L21/6836 , H01L33/0095 , H01L2221/68327 , H01L2221/68381
Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140を異方性ドライエッチングで形成する工程と、切断領域の微細溝140に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6
Abstract translation: 本发明提供一种用于制造能够缩小切割宽度比传统的半导体元件的方法。 一种用于沿切割区域的细槽140的制造半导体片，从所述基材的表面，形成通过各向异性干法蚀刻沿切割区域的细槽140的表面侧，在基板的方法 内部通过在衬底上形成沿切割区域照射激光，例如改性区域320的步骤，330，应力施加到基底上，将半导体片的基材沿切割区的步骤 配备了。 点域6
-
公开(公告)号：JP2020031093A
公开(公告)日：2020-02-27
申请号：JP2018154548
申请日：2018-08-21
Applicant: 富士ゼロックス株式会社
Inventor： 橋本 隆寛
IPC: H01L21/304 , H01S5/183
Abstract: 【課題】裏面研削により反りが矯正された半導体基板の反り量の、後工程における増加が抑制された半導体基板の製造方法を提供すること。 【解決手段】半導体基板のおもて面に形成されたエピタキシャル層に素子を形成する前に当該半導体基板の裏面に破砕層を形成する破砕層形成工程と、エピタキシャル層の一部を除去する除去工程と、を備え、破砕層形成工程と除去工程との間において、半導体基板を200℃以上の温度下に晒さないようにした。 【選択図】図1
-
-
公开(公告)号：JP2016072572A
公开(公告)日：2016-05-09
申请号：JP2014203547
申请日：2014-10-02
Applicant: 富士ゼロックス株式会社
IPC: H01L21/304 , H01L21/301
CPC classification number: H01L21/78 , H01L21/02057 , H01L21/0209 , H01L21/30621 , H01L21/6836 , H01L33/00 , H01L2221/68327 , H01L2221/6834 , H01L2221/68386
Abstract: 【課題】隣接する半導体片の間隔を拡張する工程や半導体片を保持部材から離間させる工程において、密着力の均一性に起因する不具合の発生を抑制する。 【解決手段】半導体片の製造方法は、基板の表面に微細溝を形成する工程と、前記基板の裏面から、回転する切削部材で微細溝の幅よりも広い幅の裏面側の溝を微細溝に向けて形成する工程と、裏面側の溝を形成後に、粘着層を有する保持部材を基板裏面に貼り付ける工程と、保持部材を基板裏面に貼りつける前に、基板裏面と保持部材との密着力の均一性を高める工程と、保持部材を基板裏面に貼り付けた状態で保持部材を引き延ばすことで、隣接する半導体片の間隔を拡張する工程と、間隔が拡張した状態で半導体片を保持部材から離間させる工程とを備える。密着力の均一性を高める工程は、ドライ洗浄S206等である。 【選択図】図7
Abstract translation: 要解决的问题：抑制在增加相邻半导体芯片之间的间隙的步骤中的粘着力均匀性导致的故障的发生或者将半导体芯片与保持构件分离的步骤。解决方案：半导体芯片制造方法包括 ：在基板的表面上形成细槽的工序; 通过旋转的切割构件形成具有比细槽宽的宽度的细槽的后表面侧槽的步骤; 在形成后面侧凹槽之后，将具有粘合剂层的保持构件附接到基板后表面的步骤; 在将保持构件安装到基板背面之前，改善基板背面和保持构件之间的粘着力的均匀性的步骤; 通过在保持构件附接到基板背面的状态下拉伸保持构件来增加相邻半导体芯片之间的间隙的步骤; 以及在间隙增加的状态下将半导体芯片与保持构件分离的步骤。 增加粘着力的均匀性的步骤是干洗S206等。图示：图7
-
公开(公告)号：JP2016058741A
公开(公告)日：2016-04-21
申请号：JP2015211536
申请日：2015-10-28
Applicant: 富士ゼロックス株式会社
IPC: B23K26/53 , H01L21/3065 , H01L21/301
Abstract: 【課題】従来よりも切断幅を狭くできる半導体片の製造方法を提供する。 【解決手段】本発明の半導体片の製造方法は、基板の表面から、切断領域に沿って表面側の微細溝140−1、140−2を異方性ドライエッチングで形成する工程と、切断領域の微細溝に沿って基板の内部にレーザを照射して、切断領域に沿った改質領域320、330等を基板の内部に形成する工程と、基板に応力を加え、切断領域に沿って基板を半導体片に分割する工程とを備える。 【選択図】図6
Abstract translation: 要解决的问题：提供一种可以减小比现有宽度窄的切割宽度的半导体芯片制造方法。解决方案：本实施例的半导体芯片制造方法包括：形成细槽140-1,140-2的工艺 在通过各向异性干蚀刻从基板的表面沿着切割区域的表面侧上; 沿着切割区域的细槽将激光束照射在基板的内部，沿着切割区域和基板内部形成重整区域320,330等; 以及将衬底沿着切割区域划分成半导体芯片的工艺。选择图：图6
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.02 seconds)
