半導体装置
    1.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2022002343A

    公开(公告)日:2022-01-06

    申请号:JP2021167606

    申请日:2021-10-12

    Abstract: 【課題】チャネル長が小さくても、実質的に短チャネル効果が生じず、かつスイッチング 特性の得られるトランジスタを提供する。また、当該トランジスタを適用した集積度の高 い半導体装置を提供する。 【解決手段】シリコンを用いたトランジスタで生じる短チャネル効果が、実質的に生じな い酸化物半導体膜を用いたトランジスタであって、チャネル長を5nm以上60nm未満 、かつチャネル幅を5nm以上200nm未満とする。このとき、チャネル幅をチャネル 長の0.5倍以上10倍以下とする。 【選択図】図1

    半導体装置、表示装置、表示モジュール、及び電子機器

    公开(公告)号:JP2021170642A

    公开(公告)日:2021-10-28

    申请号:JP2021098666

    申请日:2021-06-14

    Abstract: 【課題】優れた電気特性を有するトランジスタ、非導通時の電流の小さいトランジスタ及び導通時の電流の大きいトランジスタ並びにトランジスタを有する半導体装置、集積度の高い半導体装置及び丈夫な半導体装置を提供する。 【解決手段】半導体106a〜106cと、絶縁体102、108、112と、第1の導電体104と、第2の導電体116a、116bとを有する半導体装置であって、半導体106cの上面は、絶縁体108、112と接する領域を有する。半導体106bの側面は、絶縁体112と接する領域を有する。第1の導電体104は、絶縁体112を介して半導体106bと互いに重なる第1の領域を有する。第1の領域は、半導体の上面と面する領域と、半導体の側面と面する領域と、を有する。第2の導電体116a、116bは、半導体106a、106bと接する第2の領域124a、124bを有する。第1の領域と第2の領域は互いに重ならない。 【選択図】図1

    半導体装置
    5.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2021040164A

    公开(公告)日:2021-03-11

    申请号:JP2020201851

    申请日:2020-12-04

    Abstract: 【課題】良好な電気特性を有するトランジスタを提供する。または、微細化に適したトラ ンジスタを提供する。または、スイッチングスピードの速いトランジスタを提供する。 【解決手段】酸化物半導体と、ゲート電極と、ゲート絶縁体と、を有するトランジスタを 有し、 前記酸化物半導体は、前記ゲート絶縁体を介して前記酸化物半導体と、前記ゲー ト電極と、が互いに重なる第1の領域を有し、前記トランジスタは、しきい値電圧が0V より大きく、かつスイッチ速度が100ナノ秒未満である半導体装置である。 【選択図】図1

    半導体装置
    7.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JP2021010019A

    公开(公告)日:2021-01-28

    申请号:JP2020170218

    申请日:2020-10-08

    Abstract: 【課題】酸化物半導体をチャネル形成領域に用いたnチャネル型のトランジスタにおいて 、正のしきい値電圧を有し、所謂ノーマリオフのスイッチング素子を実現するトランジス タ構造を提供する。 【解決手段】第1のゲート電極層と第2のゲート電極層との間に、絶縁層を介して酸化物 半導体積層を有し、該酸化物半導体積層において、チャネル形成領域の膜厚が、その他の 領域よりも小さいトランジスタを構成する。また、上記のトランジスタにおいて、ゲート 電極層の一方は、しきい値電圧を制御するための所謂バックゲートとして備えられている 。該バックゲートに与える電位の高さを制御することで、トランジスタのしきい値電圧を 制御することができるため、トランジスタをノーマリオフに維持することが容易となる。 【選択図】図1

    半導体装置、および半導体装置の作製方法

    公开(公告)号:JPWO2019048987A1

    公开(公告)日:2020-10-15

    申请号:JPIB2018056565

    申请日:2018-08-29

    Abstract: 微細化または高集積化が可能な半導体装置を提供する。第1のトランジスタ、第2のトランジスタ、容量、および第1乃至第3の導電体を有し、第1のトランジスタは、第1のゲート、ソース、およびドレインを有し、第2のトランジスタは、第2のゲート、第2のゲート上の第3のゲート、および第1および第2の低抵抗領域を有し、かつ第2のゲートと第3のゲートの間に挟まれた酸化物を有し、容量は、第1の電極、第2の電極、およびこれらに挟まれた絶縁体を有し、第1の低抵抗領域は、第1のゲートと重畳し、第1の導電体は、第1のゲートと電気的に接続し、かつ、第1の低抵抗領域の底面と接続し、容量は、第1の低抵抗領域と重畳し、容量の第1の電極は、第1の低抵抗領域と電気的に接続し、第2の導電体は、ドレインと電気的に接続し、第3の導電体は、第2の導電体と重畳し、かつ、第2の導電体、および第2の低抵抗領域の側面と接続する。

Patent Agency Ranking