コンパレータ、半導体装置
    1.
    发明专利

    公开(公告)号:JP2022002397A

    公开(公告)日:2022-01-06

    申请号:JP2021148384

    申请日:2021-09-13

    Abstract: 【課題】電位を安定に保持し、高精度に負電位を生成し、出力電圧の大きいコンパレータを提供する。 【解決手段】コンパレータにおいて、トランジスタ3のゲートは容量素子62を介して端子INPに電気的に接続され、トランジスタ4のゲートは容量素子65を介して端子INNに電気的に接続され、トランジスタ7のソースおよびドレインの一方は容量素子63を介してトランジスタ3のゲートに電気的に接続され、トランジスタ8のソースおよびドレインの一方は容量素子64を介してトランジスタ4のゲートに電気的に接続され、トランジスタ7のソースおよびドレインの他方とトランジスタ8のソースおよびドレインの他方は高電位電源Highに電気的に接続され、端子Voはトランジスタ4のソースおよびドレインの他方に電気的に接続される。 【選択図】図1

    半導体装置
    3.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JPWO2020012296A1

    公开(公告)日:2021-08-02

    申请号:JPIB2019055659

    申请日:2019-07-03

    Abstract: 蓄電装置の劣化が生じにくい充電を実現する半導体装置を提供する。環境温度に応じて充電電流の大きさを調整する。低温環境下での充電は、充電電流を小さくして行う。環境温度が低すぎるか、高すぎる場合は充電を停止する。環境温度の測定は、酸化物半導体を用いた記憶素子で行う。酸化物半導体を用いた記憶素子を用いることで、環境温度の測定と、当該温度情報の保持を同時に行う。

    半導体装置
    6.
    发明专利
    半導体装置 审中-公开

    公开(公告)号:JPWO2019049013A1

    公开(公告)日:2020-10-29

    申请号:JPIB2018056697

    申请日:2018-09-03

    Abstract: 新規な半導体装置の提供。複数のセルアレイと、複数の周辺回路と、を有し、セルアレイは、複数のメモリセルを有し、周辺回路は、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増幅回路と、第3の増幅回路と、第4の増幅回路と、を有し、第1の駆動回路及び第2の駆動回路は、セルアレイに選択信号を供給する機能を有し、第1の増幅回路及び第2の増幅回路は、セルアレイから入力された電位を増幅する機能を有し、第3の増幅回路及び第4の増幅回路は、第1の増幅回路又は第2の増幅回路から入力された電位を増幅する機能を有し、第1の駆動回路と、第2の駆動回路と、第1の増幅回路と、第2の増幅回路と、第3の増幅回路と、第4の増幅回路は、セルアレイと重なる領域を有し、メモリセルは、チャネル形成領域に金属酸化物を含む半導体装置。

    半導体装置、および半導体装置の作製方法

    公开(公告)号:JPWO2019048987A1

    公开(公告)日:2020-10-15

    申请号:JPIB2018056565

    申请日:2018-08-29

    Abstract: 微細化または高集積化が可能な半導体装置を提供する。第1のトランジスタ、第2のトランジスタ、容量、および第1乃至第3の導電体を有し、第1のトランジスタは、第1のゲート、ソース、およびドレインを有し、第2のトランジスタは、第2のゲート、第2のゲート上の第3のゲート、および第1および第2の低抵抗領域を有し、かつ第2のゲートと第3のゲートの間に挟まれた酸化物を有し、容量は、第1の電極、第2の電極、およびこれらに挟まれた絶縁体を有し、第1の低抵抗領域は、第1のゲートと重畳し、第1の導電体は、第1のゲートと電気的に接続し、かつ、第1の低抵抗領域の底面と接続し、容量は、第1の低抵抗領域と重畳し、容量の第1の電極は、第1の低抵抗領域と電気的に接続し、第2の導電体は、ドレインと電気的に接続し、第3の導電体は、第2の導電体と重畳し、かつ、第2の導電体、および第2の低抵抗領域の側面と接続する。

    比較回路、半導体装置、電子部品、および電子機器

    公开(公告)号:JP2018207486A

    公开(公告)日:2018-12-27

    申请号:JP2018101771

    申请日:2018-05-28

    Abstract: 【課題】比較対象の負電圧を直接入力することが可能な比較回路を提供する。 【解決手段】比較回路は、第1入力端子、第2入力端子、第1出力端子および差動対を有し、負電圧を基準負電圧と比較し、第1出力端子から比較結果に応じた第1出力電圧を出力する。第1入力端子は負電圧が入力され、第2入力端子は基準正電圧が入力される。比較が実行されるように、基準正電圧は設定されている。差動対には、バックゲートを有する第1nチャネル型トランジスタおよび第2nチャネル型トランジスタが設けられている。第1入力端子は第1nチャネル型トランジスタのバックゲートに電気的に接続され、第2入力端子は第2nチャネル型トランジスタのゲートに電気的に接続されている。 【選択図】図1

Patent Agency Ranking