-
公开(公告)号：JP2021101489A
公开(公告)日：2021-07-08
申请号：JP2021056901
申请日：2021-03-30
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L27/1156 , H01L29/786
Abstract: 【課題】微細な構造のトランジスタを歩留まりよく提供する。また、該トランジスタのオ ン特性を向上させ、高速応答、高速駆動が可能な半導体装置を提供する。 【解決手段】酸化物半導体層、ゲート絶縁層、ゲート電極層、絶縁層、導電膜、層間絶縁 層が順に積層され、該導電膜を切削することにより、該ゲート電極層及び該絶縁層上の導 電膜を除去して、自己整合的に形成されるソース電極層及びドレイン電極層を有し、ソー ス電極層及びドレイン電極層と接する領域と重畳して酸化物半導体層と接する電極層を設 ける。 【選択図】図1
-
公开(公告)号：JP6726731B2
公开(公告)日：2020-07-22
申请号：JP2018235210
申请日：2018-12-17
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/20 , H01L29/786
-
公开(公告)号：JP2020107908A
公开(公告)日：2020-07-09
申请号：JP2020055469
申请日：2020-03-26
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , H01L21/82 , H01L21/3205 , H01L23/522 , H01L21/822 , H01L27/04 , H01L21/768
Abstract: 【課題】素子層が積層されている半導体装置を提供する。 【解決手段】第1素子層と第2素子層との間に第1配線層と第2配線層が積層され、第2 素子層上に第3配線層と第4配線層が積層されている。論理セルのトランジスタは第1素 子層に設けられ、論理セルの配線は第1配線層または第2配線層に設けられている。論理 セルの入力ポートおよび出力ポートは、第3配線層に設けられる。第3配線層または第4 配線層の配線によって、論理セルの入力ポートは他の論理セルの出力ポートと接続される 。第2素子層よりも上方の配線層によって、論理セル間を接続することで、論理セル間の 配置配線工程の効率が向上される。 【選択図】図1
-
公开(公告)号：JP6683491B2
公开(公告)日：2020-04-22
申请号：JP2016021733
申请日：2016-02-08
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/3205 , H01L21/768 , H01L23/522 , H01L21/822 , H01L27/04 , H01L29/786 , H01L21/82
-
公开(公告)号：JP2019168695A
公开(公告)日：2019-10-03
申请号：JP2019057100
申请日：2019-03-25
Applicant: 株式会社半導体エネルギー研究所
IPC: G02F1/1368 , H01L29/786 , G02F1/1343 , G09F9/30
Abstract: 【課題】新たな構造を有する表示装置。 【解決手段】画素電極115と電気的に接続することができる島状の電極110と、信号線109とを有し、島状の電極110は、トランジスタのソース領域又はドレイン領域の一方と電気的に接続され、信号線109は、トランジスタのソース領域又はドレイン領域の他方と電気的に接続され、島状の電極110は、信号線109をエッチングする工程と、同一工程を経て形成されてる。 【選択図】図1
-
Patent Agency Ranking
公开(公告)号：JP2019110330A
公开(公告)日：2019-07-04
申请号：JP2019042343
申请日：2019-03-08
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8239 , H01L27/105 , H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/28 , H01L29/417 , H01L29/786
Abstract: 【課題】微細な構造のトランジスタを歩留まりよく提供する。また、該トランジスタのオ ン特性を向上させ、高速応答、高速駆動が可能な半導体装置を提供する。 【解決手段】酸化物半導体層、ゲート絶縁層、ゲート電極層、絶縁層、導電膜、層間絶縁 層が順に積層され、該導電膜を切削することにより、該ゲート電極層及び該絶縁層上の導 電膜を除去して、自己整合的に形成されるソース電極層及びドレイン電極層を有し、ソー ス電極層及びドレイン電極層と接する領域と重畳して酸化物半導体層と接する電極層を設 ける。 【選択図】図1
-
公开(公告)号：JP2019016803A
公开(公告)日：2019-01-31
申请号：JP2018175836
申请日：2018-09-20
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/28 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L21/8242 , H01L27/108 , H01L29/786
Abstract: 【課題】トランジスタのオン特性を向上させて、半導体装置の高速応答、高速駆動を実現 する際に、信頼性の高い構成を提供する。 【解決手段】酸化物半導体層、第1の導電層及び第2の導電層の積層によって構成される ソース電極層又はドレイン電極層、ゲート絶縁層、及びゲート電極層が順に積層されたコ プレナー型のトランジスタにおいて、該ゲート電極層は、該第1の導電層と該ゲート絶縁 層を介して重畳し、該第2の導電層と前記ゲート絶縁層を介して非重畳とする。 【選択図】図1
-
公开(公告)号：JP2019012851A
公开(公告)日：2019-01-24
申请号：JP2018191871
申请日：2018-10-10
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L29/786 , H01L21/8242 , H01L27/108 , H01L27/146 , H01L21/336
Abstract: 【課題】酸化物半導体を用いる半導体装置において、電気特性の良好な半導体装置を提供 する。 【解決手段】基板上に酸化物半導体膜および絶縁膜を有し、酸化物半導体膜の側面は絶縁 膜と接しており、酸化物半導体膜は、チャネル形成領域と、チャネル形成領域を挟んで形 成されたドーパントを含む領域とを含み、酸化物半導体膜上に接して形成されたゲート絶 縁膜と、ゲート絶縁膜上に形成され、サイドウォール絶縁膜を有するゲート電極と、酸化 物半導体膜、および絶縁膜に接して形成されたソース電極およびドレイン電極とを有する 半導体装置である。 【選択図】図1
-
公开(公告)号：JP6408640B2
公开(公告)日：2018-10-17
申请号：JP2017086244
申请日：2017-04-25
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L27/1156 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/49 , H01L21/8234 , H01L27/088 , H01L29/786
CPC classification number: H01L29/41733 , H01L29/42384 , H01L29/78618 , H01L29/7869
-
公开(公告)号：JP6383841B2
公开(公告)日：2018-08-29
申请号：JP2017131870
申请日：2017-07-05
Applicant: 株式会社半導体エネルギー研究所
IPC: H01L21/8242 , H01L27/108 , H01L29/786
CPC classification number: H01L29/7869 , H01L27/1255 , H01L28/60 , H01L29/0692 , H01L29/41733 , H01L29/42356 , H01L29/42384 , H01L29/78696
-
-
-
-
-
-
-
-
-
Search Results
172
records
(took 0.06 seconds)
