公开(公告)号：JP5043283B2

公开(公告)日：2012-10-10

申请号：JP2002570320

申请日：2002-03-07

Applicant: アクレオ アーベー

Inventor： ダーヴィド・ニルソン ,  トーマス・クーグラー ,  トミ・レモーネン ,  マグヌス・ベルイグレン ,  ミアウシアン・チェン ,  モーテン・アルムガルト

IPC: H01L27/28 ,  H01L51/05 ,  C09K9/02 ,  G02F1/163 ,  G09F9/33 ,  G11C13/02 ,  H01L20060101 ,  H01L21/02 ,  H01L21/316 ,  H01L21/335 ,  H01L29/772 ,  H01L51/00 ,  H01L51/30 ,  H01L51/40 ,  H01M6/40 ,  H01M10/40

CPC classification number: H01L51/0508 ,  B82Y10/00 ,  C09K9/02 ,  G02F1/163 ,  G02F2001/1635 ,  G02F2202/022 ,  G11C13/0009 ,  G11C13/0014 ,  G11C13/0016 ,  G11C2213/15 ,  H01L21/31604 ,  H01L28/56 ,  H01L51/0037 ,  H01M6/40

Abstract: A supported or self-supporting electrochemical transistor device comprises active element having a transistor channel made of organic material that has an ability of altering its conductivity through change of redox state. A solidified electrolyte is interposed between the active element and a gate electrode to prevent electron flow which is controllable by a voltage applied to the gate electrode(s). An electrochemical transistor device comprises source and drain contacts (1, 2), gate electrode(s) (4), electrochemically active element (3) and solidified electrolyte (5). The active element is in direct contact with and arranged between the source and drain contacts. It comprises a transistor channel made of organic material having the ability of altering its conductivity through change of redox state. The electrolyte is in electrical contact with and interposed between the active element and the gate electrode so that flow of electrons is prevented between the active element and the gate electrode. The flow of electrons between source contact and drain contact is controllable by a voltage applied to the gate electrode(s). An Independent claim is also included for a process of producing the above supported electrochemical transistor device.

公开(公告)号：JP4965248B2

公开(公告)日：2012-07-04

申请号：JP2006513953

申请日：2005-05-26

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： 泰尚 片山

IPC: H01L29/66 ,  H01L29/06 ,  H01L29/772 ,  H01L29/88 ,  H03K19/02 ,  H03K19/20

CPC classification number: H01L29/772 ,  H01L29/88 ,  Y10S977/762 ,  Y10S977/774

公开(公告)号：JP4378312B2

公开(公告)日：2009-12-02

申请号：JP2005112404

申请日：2005-04-08

Applicant: インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： エドワード・ジェイ・ノワク ,  ケリー・バーンスタイン ,  ベスアン・レイニー

IPC: H01L27/08 ,  H01L29/786 ,  H01L21/335 ,  H01L21/336 ,  H01L21/8234 ,  H01L27/088 ,  H01L27/092 ,  H01L29/04 ,  H01L29/772

CPC classification number: H01L29/785 ,  H01L29/045 ,  H01L29/66795

公开(公告)号：JP4132011B2

公开(公告)日：2008-08-13

申请号：JP2000576497

申请日：1999-10-07

Applicant: 関西電力株式会社

Inventor： 勝則 浅野 ,  良孝 菅原

IPC: H01L29/80 ,  H01L21/04 ,  H01L21/329 ,  H01L21/331 ,  H01L21/332 ,  H01L29/10 ,  H01L29/24 ,  H01L29/739 ,  H01L29/74 ,  H01L29/744 ,  H01L29/749 ,  H01L29/772 ,  H01L29/78

CPC classification number: H01L29/7391 ,  H01L29/1066 ,  H01L29/1608 ,  H01L29/66068 ,  H01L29/66234 ,  H01L29/66356 ,  H01L29/66378 ,  H01L29/739 ,  H01L29/7392 ,  H01L29/744 ,  H01L29/749 ,  H01L29/7827 ,  H01L29/7828 ,  H01L29/7832

Abstract: A buried gate region, a buried gate contact region and a gate contact region are provided on an SiC substrate. Thereby, a depletion layer expands in the channel region, and a high withstand voltage is attained in the normally off state. By applying a voltage of the built-in voltage or less to a gate, the depletion layer in the channel region becomes narrower and an ON-state resistance becomes low. Furthermore, when a voltage of the built-in voltage or more is applied to the gate, holes are injected from the gate so as to cause the conductivity modulation, and the ON-state resistance becomes further low.

公开(公告)号：JP4109830B2

公开(公告)日：2008-07-02

申请号：JP2000614517

申请日：2000-04-21

Applicant: エイコーン・テクノロジイズ・インコーポレーテッド

Inventor： グルップ，ダニエル・イー

IPC: H01L29/66 ,  H01L29/78 ,  H01L29/772 ,  H01L29/786 ,  H01L45/00

CPC classification number: H01L45/00 ,  H01L29/772 ,  Y10S977/937

Abstract: A transistor operated by changing the electrostatic potential of an island disposed between two tunnel junctions. The transistor has an island of material which has a band gap (e.g. semiconductor material). Source and drain contacts are provided. The transistor has a first tunnel junction barrier disposed between island and source, and a second tunnel junction barrier disposed between island and drain. The island is Ohmically isolated from other parts of the transistor as well as a substrate. A gate electrode is capacitively coupled to the island so that a voltage applied to the gate can change the potential of the island. The transistor has n- and p-type embodiments. In operation, applying a gate voltage lowers (e.g., for positive gate bias) or raises (e.g., for negative gate bias) the conduction band and valence band of the island. When the conduction band or valence band aligns with the Fermi energy of the source and drain, tunneling current can pass between the source, island and drain.

公开(公告)号：JP2008502125A

公开(公告)日：2008-01-24

申请号：JP2007513104

申请日：2005-05-16

Applicant: チャルマーズ インテレクチュアル プロパティー ライツ アクティエボラーグ

Inventor： アクセルソン，スベン ,  キナレット，ヤリ ,  ノルド，トマス ,  フィーフェルズ，スザンヌ ,  ヨンソン，マグヌス

IPC: H01L29/66 ,  B81B3/00 ,  B82B1/00 ,  G11C13/00 ,  G11C13/02 ,  H01H59/00 ,  H01L21/822 ,  H01L27/04 ,  H01L27/10 ,  H01L29/06 ,  H01L29/772 ,  H01L29/78 ,  H01L29/84 ,  H01L51/30

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  G11C13/025 ,  G11C23/00 ,  H01H1/0094 ,  H01H2059/0036 ,  H01L29/0673 ,  H01L29/84 ,  H01L51/0048 ,  H01L51/0052 ,  H01L51/0508 ,  H03H9/462

Abstract: 本発明は、長手方向及び横方向の延長部を有するナノチューブと、ナノチューブの少なくとも第１部分を支持する構造と、その横方向の延長部によって定義されている第１方向においてナノチューブに対して力を作用させる第１手段と、を有するナノチューブ装置（１００）に関するものである。 ナノチューブの少なくとも第２部分は、力が一定のレベルを超過した際に、ナノチューブの第２部分がその横方向の延長部の方向において曲がり、これによって第１電気回路を閉じるように、構造の支持部を超えて突出している。 好適には、力をナノチューブに対して作用させる第１手段は、電気的な手段であり、この力は、電圧をこの手段に印加することによって生成される。 本装置は、ソース及びドレイン電極の両方において量子力学トンネル現象を実現する。

公开(公告)号：JP2007502545A

公开(公告)日：2007-02-08

申请号：JP2006523453

申请日：2004-08-12

Applicant: ナンテロ,インク.

Inventor： シーガル，ブレント，エム． ,  バーティン，クロード，エル． ,  ルーケス，トーマス

IPC: H01L29/06 ,  B82B1/00 ,  G11C11/00 ,  G11C11/21 ,  G11C11/50 ,  G11C13/02 ,  G11C23/00 ,  H01H1/027 ,  H01H59/00 ,  H01L21/00 ,  H01L27/28 ,  H01L29/73 ,  H01L29/772 ,  H01L29/78 ,  H01L51/30 ,  H03K19/20

CPC classification number: H01L29/0665 ,  B82Y10/00 ,  G11C13/025 ,  G11C23/00 ,  G11C2213/17 ,  H01H1/0094 ,  H01H1/027 ,  H01L27/28 ,  H01L29/0673 ,  H01L29/73 ,  H01L29/78 ,  H01L51/0048 ,  H01L51/0508 ,  Y10S977/708 ,  Y10S977/932 ,  Y10S977/936 ,  Y10S977/938 ,  Y10S977/94 ,  Y10S977/943

Abstract: 複数の制御装置を有するナノチューブを基礎とする交換エレメントとこのようなエレメントから製造される回路。 交換エレメントは、入力ノードと、出力ノードと、少なくとも１つの導電性ナノチューブを有するナノチューブ・チャネル・エレメントとを含む。 ナノチューブ・チャネル・エレメントに関連して、上記入力ノードと上記出力ノードとの間には、導電性のチャネルを制御可能式に形成しかつ形成しない制御構造体が配置される。 出力ノードは、チャネルの形成が実質的に出力ノードの電気的状態によって影響されないように構成されかつ配置される。 制御構造体は、ナノチューブ・チャネル・エレメントの反対の両側に配置される制御電極とリリース電極とを含む。 制御及びリリースは差動入力を形成するために使用される、またはデバイスが適切に構成されていれば回路を不揮発的に動作させるために使用されることが可能である。 交換エレメントは、構成に依存して差動入力及び／または不揮発性行動を有する論理回路及びラッチへと配置されることが可能である。
【選択図】 図１Ａ

公开(公告)号：JP3854463B2

公开(公告)日：2006-12-06

申请号：JP2000554000

申请日：1999-06-07

IPC: H01L21/28 ,  H01L21/04 ,  H01L29/24 ,  H01L29/45 ,  H01L29/772

公开(公告)号：JP2006514439A

公开(公告)日：2006-04-27

申请号：JP2004569454

申请日：2003-03-19

Applicant: サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト

Inventor： エルペルト、ルドルフ ,  シェルナー、ラインホルト ,  ミットレーナー、ハインツ

IPC: H01L29/808 ,  H01L21/04 ,  H01L21/337 ,  H01L29/06 ,  H01L29/10 ,  H01L29/24 ,  H01L29/739 ,  H01L29/772 ,  H01L29/78 ,  H01L29/80 ,  H01L29/812

CPC classification number: H01L29/1608 ,  H01L29/0634 ,  H01L29/1025 ,  H01L29/1029 ,  H01L29/1033 ,  H01L29/66053 ,  H01L29/66068 ,  H01L29/7392 ,  H01L29/7722 ,  H01L29/7828 ,  H01L29/8083 ,  H01L29/8122

Abstract: The invention relates to a semiconductor structure for controlling a current (I), comprising a first n-conductive semiconductor region (2), a current path that runs within the first semiconductor region (2) and a channel region (22). The channel region (22) forms part of the first semiconductor region (2) and comprises a base doping. The current (I) in the channel region (22) can be influenced by means of at least one depletion zone (23, 24). The channel region (22) contains an n-conductive channel region (225) for conducting the current, said latter region having a higher level of doping than the base doping. The conductive channel region (225) is produced by ionic implantation in an epitaxial layer (262) that surrounds the channel region (22).

公开(公告)号：JP2005268782A

公开(公告)日：2005-09-29

申请号：JP2005059941

申请日：2005-03-04

Applicant: Internatl Business Mach Corp ,  インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation

Inventor： JACHEN C BEINTNER

IPC: H01L21/28 ,  H01L21/00 ,  H01L21/335 ,  H01L21/336 ,  H01L29/41 ,  H01L29/423 ,  H01L29/49 ,  H01L29/772 ,  H01L29/78 ,  H01L29/786

CPC classification number: H01L29/785 ,  H01L29/66818

Abstract: PROBLEM TO BE SOLVED: To provide a process for manufacturing a fin-type FET transistor structure, in which a fin is reduced in thickness in the transistor body region.
SOLUTION: In a fin-type FET integrated circuit, a fin is reduced in thickness in the body region and increased in thickness in the S/D region outside a body to improve the electrical conductivity. The thickness is increased by epitaxial deposition; while the lower part of a gate is covered with a gate cover layer, and the gate is prevented from increasing in thickness at the fin level. Thus, the gate can be shortened relative to the S/D.
COPYRIGHT: (C)2005,JPO&NCIPI

Abstract translation: 要解决的问题：提供一种鳍式FET晶体管结构的制造方法，其中鳍片在晶体管本体区域中的厚度减小。 解决方案：在翅片型FET集成电路中，翅片在体区域中的厚度减小并且在身体外部的S / D区域中的厚度增加以提高导电性。 通过外延沉积增加厚度; 而栅极的下部被栅极覆盖层覆盖，并且防止栅极在鳍状物层处的厚度增加。 因此，门可相对于S / D缩短。 版权所有（C）2005，JPO＆NCIPI