公开(公告)号：KR101961847B1

公开(公告)日：2019-03-25

申请号：KR1020120034833

申请日：2012-04-04

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 사토유헤이 ,  사토케이지 ,  사사키도시나리 ,  마루야마테츠노리 ,  이소베아츠오 ,  무라카와츠토무 ,  테즈카사치아키

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR1020170137924A

公开(公告)日：2017-12-13

申请号：KR1020177033695

申请日：2016-04-20

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 테즈카사치아키 ,  타나카테츠히로 ,  엔도토시야 ,  이치조미츠히로

IPC: H01L27/12 ,  H01L29/66 ,  H01L29/786 ,  H01L21/8258 ,  H01L27/06 ,  H01L27/108 ,  H01L27/1156

CPC classification number: H01L29/7869 ,  H01L21/8258 ,  H01L27/0688 ,  H01L27/10805 ,  H01L27/10873 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/124 ,  H01L27/1248 ,  H01L27/1255 ,  H01L27/127 ,  H01L29/66969 ,  H01L29/7855 ,  H01L29/78603 ,  H01L29/78648

Abstract: 반도체장치가반도체, 제 1 도전체, 제 2 도전체, 제 3 도전체, 제 4 도전체, 제 1 절연체, 제 2 절연체, 제 3 절연체, 및제 4 절연체를포함한다. 제 1 도전체와반도체는제 1 절연체를개재하여서로부분적으로중첩된다. 제 2 도전체및 제 3 도전체는반도체와접촉하는영역을갖는다. 반도체는제 2 절연체와접촉하는영역을갖는다. 제 4 절연체는제 1 영역및 제 2 영역을갖는다. 제 1 영역은제 2 영역보다두껍다. 제 1 영역은제 2 절연체와접촉하는영역을갖는다. 제 2 영역은제 3 절연체와접촉하는영역을갖는다. 제 4 도전체와제 2 절연체는제 4 절연체를개재하여서로부분적으로중첩된다.

Abstract translation: 半导体器件包括半导体，第一导体，第二导​​体，第三导体，第四导体，第一绝缘体，第二绝缘体，第三绝缘体和第四绝缘体。 第一导体和半导体经由第一绝缘体彼此部分地重叠。 第二导体和第三导体具有与半导体接触的区域。 半导体具有与第二绝缘体接触的区域。 第四绝缘体具有第一区域和第二区域。 第一个区域比第二个区域厚。 第一区域具有与第二绝缘体接触的区域。 第二区域具有与第三绝缘体接触的区域。 第四导体和第二绝缘体通过第四绝缘体彼此部分重叠。

公开(公告)号：KR1020140102151A

公开(公告)日：2014-08-21

申请号：KR1020140016162

申请日：2014-02-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키슌페이 ,  수자와히데오미 ,  시모무라아키히사 ,  다나카테츠히로 ,  테즈카사치아키

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/78606 ,  H01L29/78696

Abstract: [OBJECTIVE] Provided is a semiconductor device using an oxide semiconductor suitable for a power device. In other words, provided is a semiconductor device through which a heavy current can flow and that has a high reliability. [SOLUTION] The semiconductor device comprises an oxide-stacked layer where a first oxide layer, a second oxide semiconductor layer, a second oxide semiconductor layer, and a second oxide layer are formed. An electrode, functioning as a source electrode, overlaps with a region with an element that provides conductivity to the first oxide semiconductor layer. Also, an electrode functioning as a drain electrode does not overlap with the region.

Abstract translation: [目的]提供一种使用适合于功率器件的氧化物半导体的半导体器件。 换句话说，提供了一种半导体器件，通过其可以流过大电流并且具有高可靠性。 [解决方案]半导体器件包括形成第一氧化物层，第二氧化物半导体层，第二氧化物半导体层和第二氧化物层的氧化物堆叠层。 用作源电极的电极与具有向第一氧化物半导体层提供导电性的元件的区域重叠。 此外，用作漏电极的电极不与该区域重叠。

公开(公告)号：KR101703511B1

公开(公告)日：2017-02-07

申请号：KR1020117002075

申请日：2009-06-22

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 이사토시유키 ,  진보야스히로 ,  테즈카사치아키 ,  다이리키코지 ,  미야이리히데카즈 ,  야마자키순페이 ,  히로하시타쿠야

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78696

Abstract: 박막트랜지스터는버퍼층으로서, 질소를포함하면서적어도소스및 드레인영역들의측부상에서게이트절연층과소스및 드레인영역들사이에비정질구조내에결정영역들을포함하고있는반도체층을포함한다. 채널형성영역에비정질반도체가포함되는박막트랜지스터에비해, 박막트랜지스터의온 전류가증가될수 있다. 또한, 채널형성영역내에미결정반도체가포함되는박막트랜지스터에비해박막트랜지스터의오프전류가감소될수 있다.

Abstract translation: 至少在源区和漏区侧，薄膜晶体管包括作为缓冲层的半导体层，该半导体层含有氮并且包括在栅极绝缘层和源极和漏极区之间的非晶结构中的晶体区域。 与在沟道形成区域中包含非晶半导体的薄膜晶体管相比，可以提高薄膜晶体管的导通电流。 此外，与在沟道形成区域中包含微晶半导体的薄膜晶体管相比，可以减小薄膜晶体管的截止电流。

公开(公告)号：KR101602252B1

公开(公告)日：2016-03-10

申请号：KR1020117001356

申请日：2009-06-22

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 이사토시유키 ,  진보야스히로 ,  테즈카사치아키 ,  다이리키코지 ,  미야이리히데카즈 ,  야마자키순페이

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78696

Abstract: 박막트랜지스터는, 게이트절연층과소스및 드레인영역사이와, 적어도소스및 드레인영역측에, 질소또는 NH기를갖는비정질반도체층을버퍼층으로서갖는다. 비정질반도체를채널형성영역에갖는박막트랜지스터와비교하여, 박막트랜지스터의온 전류를증가시킬수 있다. 더구나, 미결정반도체를채널형성영역에갖는박막트랜지스터와비교하여, 박막트랜지스터의오프전류를저감할수 있다.

公开(公告)号：KR102089505B1

公开(公告)日：2020-03-16

申请号：KR1020147010202

申请日：2012-09-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키순페이 ,  이소베아츠오 ,  오카자키유타카 ,  하타노타케히사 ,  테즈카사치아키 ,  혼도스구루 ,  사이토토시히코

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR1020110126070A

公开(公告)日：2011-11-22

申请号：KR1020110045124

申请日：2011-05-13

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 테즈카사치아키 ,  진보야스히로 ,  사사키토시나리 ,  미야이리히데카즈

IPC: H01L21/205 ,  H01L29/786 ,  H01L21/336

CPC classification number: H01L29/78648 ,  C23C16/24 ,  H01L21/02422 ,  H01L21/0245 ,  H01L21/02505 ,  H01L21/02532 ,  H01L21/02595 ,  H01L21/0262 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78678 ,  H01L29/78696 ,  H01L21/205

Abstract: PURPOSE: The manufacturing method of a microcrystal semiconductor film and the manufacturing method of a semiconductor device are provided to enhance crystalline and to improve deposition rate of the microcrystal semiconductor film by adding rare gas to source gas of the microcrystal semiconductor film. CONSTITUTION: An oxidation insulating layer(55) is formed on a substrate. A first microcrystal semiconductor film(57) is formed on the oxidation insulating layer. A second microcrystal semiconductor film(59) is formed on the first microcrystal semiconductor film. The size of a mixed phase particle of a second microcrystal semiconductor film is determined by the interval of a mixed phase particle(57a) of the first microcrystal semiconductor film. A third microcrystal semiconductor film is formed on the second microcrystal semiconductor film.

Abstract translation: 目的：提供微晶半导体膜的制造方法和半导体装置的制造方法，通过向微晶半导体膜的原料气体添加稀有气体来提高晶体并提高微晶半导体膜的成膜速度。 构成：在基板上形成氧化绝缘层（55）。 第一微晶半导体膜（57）形成在氧化绝缘层上。 在第一微晶半导体膜上形成第二微晶半导体膜（59）。 第二微晶半导体膜的混合相粒子的尺寸由第一微晶半导体膜的混合相粒子（57a）的间隔决定。 在第二微晶半导体膜上形成第三微晶半导体膜。

公开(公告)号：KR1020110029157A

公开(公告)日：2011-03-22

申请号：KR1020117002075

申请日：2009-06-22

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 이사토시유키 ,  진보야스히로 ,  테즈카사치아키 ,  다이리키코지 ,  미야이리히데카즈 ,  야마자키순페이 ,  히로하시타쿠야

IPC: H01L29/786 ,  G02F1/136

CPC classification number: H01L27/1288 ,  H01L27/1214 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78696 ,  H01L29/78678

Abstract: 박막 트랜지스터는 버퍼층으로서, 질소를 포함하면서 적어도 소스 및 드레인 영역들의 측부 상에서 게이트 절연층과 소스 및 드레인 영역들 사이에 비정질 구조 내에 결정 영역들을 포함하고 있는 반도체층을 포함한다. 채널 형성 영역에 비정질 반도체가 포함되는 박막 트랜지스터에 비해, 박막 트랜지스터의 온 전류가 증가될 수 있다. 또한, 채널 형성 영역 내에 미결정 반도체가 포함되는 박막 트랜지스터에 비해 박막 트랜지스터의 오프 전류가 감소될 수 있다.

Abstract translation: 至少在源区和漏区侧，薄膜晶体管包括作为缓冲层的半导体层，该半导体层含有氮并且包括在栅极绝缘层和源极和漏极区之间的非晶结构中的晶体区域。 与在沟道形成区域中包含非晶半导体的薄膜晶体管相比，可以提高薄膜晶体管的导通电流。 此外，与在沟道形成区域中包含微晶半导体的薄膜晶体管相比，可以减小薄膜晶体管的截止电流。

公开(公告)号：KR102166554B1

公开(公告)日：2020-10-16

申请号：KR1020140016162

申请日：2014-02-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키슌페이 ,  수자와히데오미 ,  시모무라아키히사 ,  다나카테츠히로 ,  테즈카사치아키

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR1020160034200A

公开(公告)日：2016-03-29

申请号：KR1020150129953

申请日：2015-09-14

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키슌페이 ,  타나카테츠히로 ,  테즈카사치아키 ,  이치조미츠히로 ,  스즈키노리요시

IPC: H01L29/786 ,  H01L21/02

CPC classification number: H01L29/66969 ,  H01L21/06 ,  H01L21/16 ,  H01L27/1156 ,  H01L27/1225 ,  H01L29/24 ,  H01L29/7869 ,  H01L29/78696

Abstract: 본발명은, 신뢰성의향상된반도체장치를제공한다. 또는, 안정된특성을가지는반도체장치를제공한다. 또는, 비도통시의전류가작은트랜지스터를제공한다. 또는, 도통시의전류가큰 트랜지스터를제공한다. 또는, 신규반도체장치, 신규전자기기등을제공한다. 기판위에제1 반도체를형성하고, 제1 반도체위에접촉하도록제2 반도체를형성하고, 제2 반도체위에제1 층을형성하고, 산소플라즈마처리를행한후, 제1 층을제거하고, 제2 반도체의표면의적어도일부를노출시키고, 제2 반도체위에접촉하도록제3 반도체를형성하고, 제3 반도체위에접촉하도록제1 절연체를형성하고, 제1 절연체위에제1 도전체를형성하는반도체장치이다.

Abstract translation: 本发明是提供一种提高可靠性的半导体器件。 或者，本发明提供一种具有稳定特性的半导体器件。 或者，本发明提供一种具有低截止电流的晶体管。 或者，本发明提供一种具有高导通电流的晶体管。 或者，本发明提供一种新的半导体器件，新的电子设备等。 在半导体装置中，在基板上形成第一半导体，在第一半导体上形成第二半导体以与第二半导体接触，在第二半导体上形成第一层，进行氧等离子体处理，第一层为 去除了第二半导体的至少一部分表面，在第二半导体上形成第三半导体以与第三半导体接触，第三绝缘体形成在第三半导体上以与第一半导体接触，第一导体 形成在第一绝缘体上。