公开(公告)号：KR1020140102151A

公开(公告)日：2014-08-21

申请号：KR1020140016162

申请日：2014-02-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키슌페이 ,  수자와히데오미 ,  시모무라아키히사 ,  다나카테츠히로 ,  테즈카사치아키

IPC: H01L29/786 ,  H01L21/336

CPC classification number: H01L29/7869 ,  H01L29/42384 ,  H01L29/4908 ,  H01L29/78606 ,  H01L29/78696

Abstract: [OBJECTIVE] Provided is a semiconductor device using an oxide semiconductor suitable for a power device. In other words, provided is a semiconductor device through which a heavy current can flow and that has a high reliability. [SOLUTION] The semiconductor device comprises an oxide-stacked layer where a first oxide layer, a second oxide semiconductor layer, a second oxide semiconductor layer, and a second oxide layer are formed. An electrode, functioning as a source electrode, overlaps with a region with an element that provides conductivity to the first oxide semiconductor layer. Also, an electrode functioning as a drain electrode does not overlap with the region.

Abstract translation: [目的]提供一种使用适合于功率器件的氧化物半导体的半导体器件。 换句话说，提供了一种半导体器件，通过其可以流过大电流并且具有高可靠性。 [解决方案]半导体器件包括形成第一氧化物层，第二氧化物半导体层，第二氧化物半导体层和第二氧化物层的氧化物堆叠层。 用作源电极的电极与具有向第一氧化物半导体层提供导电性的元件的区域重叠。 此外，用作漏电极的电极不与该区域重叠。

公开(公告)号：KR1020160061262A

公开(公告)日：2016-05-31

申请号：KR1020150160813

申请日：2015-11-17

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 다나카테츠히로 ,  마츠바야시다이스케 ,  타네무라가즈키

IPC: H01L29/786

CPC classification number: H01L29/7869 ,  H01L27/1156 ,  H01L27/1207 ,  H01L27/1225 ,  H01L27/1255 ,  H01L27/14612 ,  H01L29/1083 ,  H01L29/78606 ,  H01L29/78648 ,  H01L29/78696 ,  H01L29/788 ,  H01L29/7881

Abstract: 본발명은고신뢰성·고속동작에적합한반도체장치를제공한다. 제 1 도전체와, 제 2 도전체와, 제 1 절연체와, 제 2 절연체와, 제 3 절연체와, 반도체와, 전자포획층을갖고, 반도체는채널형성영역을갖고, 전자포획층은제 2 절연체를개재하여채널형성영역과서로중첩되는영역을갖고, 제 1 도전체는제 1 절연체를개재하여채널형성영역과서로중첩되는영역을갖고, 제 2 도전체는제 3 절연체를개재하여전자포획층과서로중첩되는영역을갖고, 제 2 도전체는채널형성영역과중첩되는영역을갖지않는반도체장치이다.

Abstract translation: 本发明提供一种适用于高可靠性和高速度操作的半导体器件。 半导体器件包括第一导体，第二导​​体，第一绝缘体，第二绝缘体，第三绝缘体，半导体和电子陷阱层。 半导体包括沟道形成区域。 电子陷阱层具有与沟道形成区域重叠的区域，其间插入第二绝缘体。 第一导体具有与沟道形成区重叠的区域，其间插入第一绝缘体。 第二导体具有与电子陷阱层重叠的区域，其间插入第三绝缘体。 第二导体没有与沟道形成区域重叠的区域。 根据本发明的实施例，半导体器件可以具有具有低截止电流的晶体管。

公开(公告)号：KR1020150138025A

公开(公告)日：2015-12-09

申请号：KR1020150070979

申请日：2015-05-21

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 타네무라카즈키 ,  다나카테츠히로 ,  노다코세이

IPC: H01L29/786 ,  H01L29/423

CPC classification number: H01L29/7869 ,  H01L22/14 ,  H01L22/20 ,  H01L27/0883 ,  H01L27/1104 ,  H01L27/1156 ,  H01L27/1225 ,  H01L27/1259 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66969 ,  H01L29/78696 ,  H01L29/792

Abstract: 본발명은반도체장치의문턱전압의보정수단을제공한다. 인버터를구성하는트랜지스터중 적어도하나의트랜지스터가, 반도체와, 반도체에전기적으로접속되는소스전극또는드레인전극과, 게이트전극과, 게이트전극과반도체사이에제공되는전하포획층을갖는반도체장치에서, 트랜지스터의게이트전극의전위를소스전극이나드레인전극보다높게하고 5초이하의짧은시간유지함으로써전하포획층에전자를포획시켜문턱전압을증대시킨다. 이때 각각반도체장치의게이트전극과소스전극이나, 게이트전극과드레인전극의전위차이를상이하게함으로써반도체장치의트랜지스터의문턱전압을적절한것으로한다.

Abstract translation: 提供半导体器件的阈值电压调整装置。 在构成逆变器的晶体管中的至少一个的半导体装置中，包括：半导体; 与半导体电连接的源电极或漏电极; 栅电极; 以及设置在栅电极和半导体之间的电荷陷阱层，晶体管的栅电极的电位高于源电极或漏电极的电位，并且保持短时间不超过5秒 从而在电荷陷阱层中俘获电子并增加阈值电压。 此时，当半导体器件的栅电极和源极电极或者栅极电极和源电极之间的电位差彼此不同时，半导体晶体管的阈值电压变得合适。

公开(公告)号：KR102264974B1

公开(公告)日：2021-06-09

申请号：KR1020200150857

申请日：2020-11-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 다나카테츠히로 ,  마츠바야시다이스케 ,  타네무라가즈키

IPC: H01L29/786

公开(公告)号：KR102166554B1

公开(公告)日：2020-10-16

申请号：KR1020140016162

申请日：2014-02-12

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 야마자키슌페이 ,  수자와히데오미 ,  시모무라아키히사 ,  다나카테츠히로 ,  테즈카사치아키

IPC: H01L29/786 ,  H01L21/336

公开(公告)号：KR1020160144492A

公开(公告)日：2016-12-16

申请号：KR1020167032064

申请日：2015-04-07

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 다나카테츠히로 ,  사카쿠라마사유키

IPC: H01L27/12 ,  H01L29/786 ,  H01L23/31 ,  H01L23/495 ,  H01L23/532 ,  H01L29/51

CPC classification number: H01L27/1207 ,  H01L23/3192 ,  H01L23/49513 ,  H01L23/49575 ,  H01L23/53257 ,  H01L23/5329 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78603 ,  H01L29/78606 ,  H01L29/7869 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/48465 ,  H01L2224/73265 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 본발명은, 산화물반도체를사용하는반도체장치의전기특성을향상시킨다. 산화물반도체를사용하는반도체장치의신뢰성을향상시킨다. 반도체장치는소자층을포함한다. 소자층은제 1 막, 트랜지스터, 및제 2 막을포함한다. 제 1 막및 제 2 막은서로부분적으로접촉된다. 위에서봤을때, 제 1 막과제 2 막이서로접촉되는영역은폐루프형상을갖는다. 트랜지스터는제 1 막과제 2 막사이에위치한다. 제 1 막과제 2 막이서로접촉되는영역은소자층의측면과트랜지스터사이에위치한다.

Abstract translation: 提高使用氧化物半导体的半导体装置的电特性。 提高使用氧化物半导体的半导体装置的可靠性。 半导体器件包括元件层。 元件层包括第一膜，晶体管和第二膜。 第一膜和第二膜部分地彼此接触。 当从上方观察时，第一膜和第二膜彼此接触的区域具有闭环形状。 晶体管位于第一膜和第二膜之间。 第一膜和第二膜彼此接触的区域位于元件层的侧表面和晶体管之间。

公开(公告)号：KR1020120003385A

公开(公告)日：2012-01-10

申请号：KR1020110064418

申请日：2011-06-30

Applicant: 가부시키가이샤 한도오따이 에네루기 켄큐쇼

Inventor： 다나카테츠히로 ,  가토에리카

IPC: H01L29/786 ,  H01L21/336 ,  H01L31/04

CPC classification number: H01L31/20 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02592 ,  H01L21/0262 ,  H01L29/04 ,  H01L29/66765 ,  H01L29/78648 ,  H01L29/78696 ,  H01L31/0304 ,  H01L31/03685 ,  H01L31/03687 ,  H01L31/0376 ,  H01L31/03762 ,  H01L31/03765 ,  H01L31/072 ,  H01L31/0735 ,  H01L31/105 ,  H01L31/1136 ,  H01L31/1808 ,  H01L31/1812 ,  H01L31/1816 ,  H01L31/1824 ,  H01L31/1852 ,  H01L31/202 ,  Y02E10/544 ,  Y02E10/545 ,  Y02E10/548 ,  Y02P70/521 ,  H01L21/205

Abstract: PURPOSE: A method for manufacturing a semiconductor layer, a method for manufacturing a semiconductor device, and a method for manufacturing a photoelectric conversion device are provided to reduce resistivity of an amorphous semiconductor with an impurity element by applying a discharge start voltage which is pulse-modulated to an electrode. CONSTITUTION: Mixed gas is inputted to a reaction chamber as source gas. The mixed gas includes impurity elements and deposit gas including silicon. Pressure of the reaction chamber and an interval of an electrode are set to make an initial discharge start voltage.

Abstract translation: 目的：提供半导体层的制造方法，半导体装置的制造方法以及光电转换装置的制造方法，通过施加脉冲宽度的放电开始电压来降低非晶半导体与杂质元素的电阻率， 调制到电极。 构成：将混合气体作为源气体输入到反应室。 混合气体包括杂质元素和包括硅的沉积气体。 将反应室的压力和电极的间隔设定为初始放电开始电压。