利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

23 条记录 (耗时 0.016 秒)

    반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스
    3.
    发明授权
    반도체 디바이스의 오정렬 값 측정 방법 및 이것이 적용된 반도체 디바이스 有权
    半导体器件的偏差值测量方法和适应其的半导体器件

    公开(公告)号：KR101354729B1

    公开(公告)日：2014-01-27

    申请号：KR1020120092620

    申请日：2012-08-23

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 글렌린 ,  성필제

    IPC分类号： H01L21/66 ,  G01B11/00

    摘要： The present invention relates to a method for measuring a misalignment value of a semiconductor device and a semiconductor device to which the method is applied. The purpose of the present invention is to provide a method to measure a misalignment value of a semiconductor device which can accurately measure a misalignment value between a UBM pad on a first semiconductor die and a bump on a second semiconductor; and a semiconductor device to which the method is applied. The method for measuring a misalignment value of a semiconductor according to an embodiment of the present invention comprises the following steps of: preparing a first semiconductor die having multiple UBM pads on a surface, with through-silicon vias (TSVs) penetrating each UBM pad separately and multiple vernier marks around the UBM pads and the TSVs; measuring a misalignment value between the UBM pads and the TSVs using the vernier marks; obtaining a first image of the UBM pads and the TSVs by photographing the first semiconductor die; preparing a second semiconductor die having bumps on a surface, and electrically connecting the bumps on the second semiconductor die to the UBM pads on the first semiconductor die; obtaining a second image of the bumps and TSVs by photographing the first and second semiconductor dies using an X-ray camera; and measuring the misalignment value between the bumps and the UBM pads by comparing the first image with the second image. [Reference numerals] (AA) Start; (BB) No; (CC) Yes; (DD) End; (S1) Prepare a first semiconductor die; (S2) Measure the alignment state between UBM pads and through-silicon vias; (S3) Obtain a first image of the UBM pads and the through-silicon vias; (S4) Connect a second semiconductor die; (S5) Obtain a second image of bumps and the through-silicon vias; (S6) Measure the alignment state between the bumps and the UBM pads; (S7) Is the misalignment value within a reference value?; (S8) Determine as a good semiconductor device; (S9) Adjust the alignment state of the first and second semiconductor dies

    摘要翻译： 本发明涉及一种用于测量应用该方法的半导体器件和半导体器件的未对准值的方法。 本发明的目的是提供一种能够精确测量第一半导体管芯上的UBM焊盘与第二半导体上的焊盘之间的偏移值的半导体器件的偏移值的测量方法; 以及应用该方法的半导体器件。 根据本发明的实施例的用于测量半导体的未对准值的方法包括以下步骤：准备在表面上具有多个UBM焊盘的第一半导体管芯，其中分别穿过每个UBM焊盘的穿硅通孔（TSV） 以及UBM垫和TSV周围的多个游标标记; 使用游标标测量UBM垫和TSV之间的未对准值; 通过拍摄第一半导体管芯获得UBM焊盘和TSV的第一图像; 制备在表面上具有凸起的第二半导体管芯，并且将所述第二半导体管芯上的突起电连接到所述第一半导体管芯上的UBM焊盘; 通过使用X射线照相机拍摄第一和第二半导体管芯来获得突起和TSV的第二图像; 以及通过将第一图像与第二图像进行比较来测量凸起和UBM垫之间的未对准值。 （附图标记）（AA）开始; （BB）否 （CC）是; （DD）结束; （S1）准备第一半导体管芯; （S2）测量UBM焊盘和硅硅通孔之间的对准状态; （S3）获取UBM焊盘和穿硅通孔的第一图像; （S4）连接第二半导体管芯; （S5）获得凸块和穿硅通孔的第二图像; （S6）测量凸块和UBM焊盘之间的对准状态; （S7）未对准值在参考值α内; （S8）确定为良好的半导体器件; （S9）调整第一和第二半导体管芯的对准状态

    반도체 디바이스 및 그 제조 방법
    4.
    发明授权
    반도체 디바이스 및 그 제조 방법 有权
    半导体装置及其制造方法

    公开(公告)号：KR101354802B1

    公开(公告)日：2014-01-23

    申请号：KR1020120016047

    申请日：2012-02-16

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 백종식 ,  박두현 ,  글렌린

    IPC分类号： H01L23/488 ,  H01L23/12

    CPC分类号： H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014

    摘要： 본 발명은 칩온칩(Chip on Chip) 패키지 구조에서 상대적으로 크기가 작고 하부에 위치하는 반도체 다이의 본드 패드에 직접 도전성 와이어를 본딩하여 제조 비용을 절감할 수 있는 반도체 디바이스 및 그 제조 방법에 관한 것이다.
    일례로, 제1면에 형성된 제 1 배선 패턴과, 상기 제1면의 반대면인 제2면에 형성된 제 2 배선 패턴과, 상기 제 1 배선 패턴과 제 2 배선 패턴을 전기적으로 연결하는 도전성 비아를 포함하는 서브스트레이트; 상기 서브스트레이트의 상부에 안착되며, 다수의 제 1 본드 패드와 상기 제 1 본드 패드에 형성된 다수의 제 1 도전성 필러를 포함하는 제 1 반도체 다이; 상기 제 1 반도체 다이의 상부에 안착되며, 다수의 제 2 본드 패드와 상기 제 2 본드 패드에 형성되며 상기 제 1 도전성 필러와 대응되는 위치에 형성된 제 2 도전성 필러를 포함하고, 상기 제 1 반도체 다이의 크기보다 더 큰 제 2 반도체 다이; 상기 서브스트레이트의 제 1 배선 패턴과 상기 제 1 반도체 다이의 제 1 본드 패드를 전기적으로 연결하는 도전성 와이어; 및 상기 제 1 반도체 다이와 상기 제 2 반도체 사이에 개재된 비전도성 페이스트를 포함하는 반도체 디바이스를 개시한다.

    摘要翻译： 本发明涉及一种相对半导体装置及其制造方法，该方法直接将半导体的接合焊盘管芯的尺寸小和位于键合下面的导线，以降低在封装结构的制造成本，芯片上芯片（片上芯片） 。

    반도체 디바이스 및 그 제조 방법
    5.
    发明公开
    반도체 디바이스 및 그 제조 방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR1020130094637A

    公开(公告)日：2013-08-26

    申请号：KR1020120016047

    申请日：2012-02-16

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 백종식 ,  박두현 ,  글렌린

    IPC分类号： H01L23/488 ,  H01L23/12

    CPC分类号： H01L2224/48091 ,  H01L2224/73265 ,  H01L2924/00014

    摘要： PURPOSE: A semiconductor device and a manufacturing method thereof reduce manufacturing costs by directly bonding a conductive wire to a first bond pad of a first semiconductor die. CONSTITUTION: A substrate (110) includes a first wiring pattern, a second wiring pattern, and a conductive via. A first semiconductor die is mounted on the upper part of the substrate and includes multiple first bond pads (121) and multiple first conductive fillers (123). A second semiconductor die (130) includes multiple second bond pads and multiple second conductive fillers. A conductive wire (140) electrically connects the first wiring pattern and the first bond pad. Non-conductive paste (150) is interposed between the first semiconductor die and the second semiconductor die.

    摘要翻译： 目的：半导体器件及其制造方法通过将导线直接接合到第一半导体管芯的第一接合焊盘来降低制造成本。 构成：衬底（110）包括第一布线图案，第二布线图案和导电孔。 第一半导体管芯安装在基板的上部，并且包括多个第一接合焊盘（121）和多个第一导电填料（123）。 第二半导体管芯（130）包括多个第二接合焊盘和多个第二导电填料。 导线（140）将第一布线图案和第一接合焊盘电连接。 在第一半导体管芯和第二半导体管芯之间插入非导电性膏（150）。

    반도체 디바이스 및 그 제조방법
    6.
    发明公开
    반도체 디바이스 및 그 제조방법 有权
    半导体器件及其制造方法

    公开(公告)号：KR1020150009386A

    公开(公告)日：2015-01-26

    申请号：KR1020130083820

    申请日：2013-07-16

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 정지영 ,  최호 ,  김병진 ,  글렌린

    IPC分类号： H01L23/488 ,  H01L23/48

    CPC分类号： H01L2224/1302 ,  H01L2224/16137 ,  H01L2224/16145 ,  H01L2924/00012 ,  H01L23/481 ,  H01L23/28 ,  H01L23/49816 ,  H01L23/58 ,  H01L25/073

    摘要： 본발명은반도체디바이스및 그제조방법에관한것이다. 일례로, 회로기판; 상기회로기판상에각각수직하게설치되며서로나란히배열된다수의반도체다이; 및상기회로기판상에설치되며상기반도체다이사이사이에배치되는다수의커넥터를포함하고, 상기반도체다이의일측에는도전성필러가각각형성되고, 상기도전성필러와상기커넥터가서로각각연결되어상기회로기판과상기반도체다이가전기적으로연결되는반도체디바이스를개시한다. 본발명에따르면, 반도체다이들를회로기판에대하여수직하게설치함으로써, 공간효율성을높여보다많은반도체다이를실장할수 있다. 또한, 반도체다이의수직연결구조는반도체다이를회로기판상에서보다견고히고정할 수있다.

    摘要翻译： 半导体器件及其制造方法技术领域本发明涉及半导体器件及其制造方法。 例如，半导体器件包括：电路板; 分别垂直安装在电路板上的多个半导体管芯，并排排成一列; 以及安装在电路板上并布置在半导体管芯之间的多个连接器。 导电填料分别形成在半导体管芯的一侧。 导电过滤器和连接器彼此连接。 电路板电连接到半导体管芯。 根据本发明，将半导体管芯垂直地安装到电路板上，从而提高空间效率并安装许多半导体管芯。 此外，半导体管芯的垂直连接结构可以将半导体管芯更稳定地固定到电路板上。

    반도체 패키지
    7.
    发明公开
    반도체 패키지 有权
    半导体封装

    公开(公告)号：KR1020140105140A

    公开(公告)日：2014-09-01

    申请号：KR1020130018995

    申请日：2013-02-22

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 김경수 ,  김현준 ,  전형일 ,  글렌린

    IPC分类号： H01L23/495

    CPC分类号： H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/73265 ,  H01L2924/00014

    摘要： The present invention relates to a semiconductor package and, more specifically, to a semiconductor package having a new structure where formed is a dimple around the solder joint of the lead of a lead frame, and formed is a burr blocking means preventing burr from being introduced in the case of sawing the inner side of the dimple. Hence, provided are a semiconductor package preventing the burr generated in the case of sawing by a blade from being introduced into the inner dimple, by plating or applying conductive solder paste to the inside of the dimple of the lead, or forming a burr blocking wall, and a method for manufacturing the same.

    摘要翻译： 本发明涉及一种半导体封装，更具体地说，涉及一种具有新结构的半导体封装，其形成为引线框架的引线的焊点周围的凹坑，并且形成有防止毛刺引入的毛刺阻塞装置 在锯切凹坑的内侧的情况下。 因此，提供了一种半导体封装，其防止在通过刀片锯切的情况下产生的毛刺被引入到内部凹坑中，通过将导电焊膏电镀或施加到引线的凹部的内部，或形成毛刺阻挡壁 及其制造方法。

    자력을 이용한 반도체 웨이퍼 탈착 방법
    9.
    发明授权
    자력을 이용한 반도체 웨이퍼 탈착 방법 有权
    磁辅助半导体波形支撑系统

    公开(公告)号：KR101366360B1

    公开(公告)日：2014-02-25

    申请号：KR1020120092619

    申请日：2012-08-23

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 글렌린

    IPC分类号： H01L21/683 ,  H01L21/304

    CPC分类号： H01L21/67778 ,  H01L21/683

    摘要： An embodiment of the present invention relates to a method for attaching and detaching a semiconductor wafer by using magnetic force. A technical challenge to solve is the provided method for attaching and detaching a semiconductor wafer in order to minimize the damage situation of the semiconductor wafer by using the magnetic force. For the forementioned, the present invention provides the semiconductor wafer attaching/detaching method which uses magnetic force by including the following steps of: preparing a wafer support plate which includes a carrier and a foil which is formed on the upper surface of the carrier; attaching a semiconductor wafer to the foil of the wafer support plate through adhesive; magnetizing the wafer support plate; grinding the other surface of the semiconductor wafer; demagnetizing the wafer support plate; and separating the semiconductor wafer from the wafer support plate. [Reference numerals] (AA) Start; (BB) End; (S1) Prepare a wafer support plate which includes a carrier and a foil; (S2) Attach a semiconductor wafer; (S3) Rotate and magnetize the wafer support plate; (S4) Grind the other surface of the semiconductor wafer; (S5) Rotate and demagnetize the wafer support plate; (S6) Separate the carrier, separate the foil, and separate adhesive

    摘要翻译： 本发明的实施例涉及一种通过使用磁力来附着和分离半导体晶片的方法。 解决的技术难题是提供了用于安装和分离半导体晶片的方法，以便通过使用磁力来最小化半导体晶片的损坏情况。 对于前面提到的，本发明提供了通过包括以下步骤来使用磁力的半导体晶片安装/拆卸方法：制备包括载体的晶片支撑板和形成在载体的上表面上的箔; 通过粘合剂将半导体晶片附接到晶片支撑板的箔上; 磁化晶片支撑板; 研磨半导体晶片的另一个表面; 使晶片支撑板退磁; 并将半导体晶片与晶片支撑板分离。 （附图标记）（AA）开始; （BB）结束; （S1）准备包括载体和箔片的晶片支撑板; （S2）安装半导体晶片; （S3）旋转并磁化晶片支撑板; （S4）研磨半导体晶片的另一个表面; （S5）使晶片支撑板旋转消磁; （S6）分离载体，分离箔片和分离粘合剂

    반도체 디바이스 제조 장치 및 그 방법
    10.
    发明授权
    반도체 디바이스 제조 장치 및 그 방법 有权
    用于半导体器件的制造设备及其制造方法

    公开(公告)号：KR101345037B1

    公开(公告)日：2013-12-26

    申请号：KR1020120092618

    申请日：2012-08-23

    申请人： 앰코 테크놀로지 코리아 주식회사

    发明人： 글렌린

    IPC分类号： H01L21/02 ,  H01L23/48

    CPC分类号： H01L24/75

    摘要： The embodiment of the present invention relates to a device for manufacturing a semiconductor device capable of electrically connecting a semiconductor die to a substrate or an interposer in a bending phenomenon of the semiconductor die, the substrate, or the interposer in a thermal compression or reflow process. The device for manufacturing the semiconductor device which electrically connects the semiconductor die to the substrate comprises a heat block providing thermal and a thermal compression unit which is connected to the heat block and performs the thermal compression for the semiconductor die in the substrate. The thermal compression provides the device for manufacturing the semiconductor device which is changed according to an upper side type of the semiconductor die.

    摘要翻译： 本发明的实施例涉及一种用于制造半导体器件的器件，该半导体器件能够以热压缩或回流工艺在半导体管芯，衬底或插入件的弯曲现象中将半导体管芯与衬底或插入件电连接 。 用于制造将半导体管芯与衬底电连接的半导体器件的器件包括提供热和热压缩单元的加热块，热压单元连接到热块并对衬底中的半导体管芯进行热压。 热压缩提供用于制造根据半导体管芯的上侧类型而改变的半导体器件的器件。