利索-全球专利检索

  1. Login
  2. Sign Up

Search Results

12 records (took 0.016 seconds)

    積體電路和半導體裝置製造方法、隔絕區域階高控制方法 METHOD FOR FABRICATING INTEGRATED CIRCUIT AND SEMICONDUCTOR DEVICE AND CONTROLLING STEP HEIGHT OF ONE OR MORE ISOLATION REGIONS ON A SEMICONDUCTOR DEVICE
    2.
    发明专利
    積體電路和半導體裝置製造方法、隔絕區域階高控制方法 METHOD FOR FABRICATING INTEGRATED CIRCUIT AND SEMICONDUCTOR DEVICE AND CONTROLLING STEP HEIGHT OF ONE OR MORE ISOLATION REGIONS ON A SEMICONDUCTOR DEVICE 审中-公开
    集成电路和半导体设备制造方法、隔绝区域阶高控制方法 METHOD FOR FABRICATING INTEGRATED CIRCUIT AND SEMICONDUCTOR DEVICE AND CONTROLLING STEP HEIGHT OF ONE OR MORE ISOLATION REGIONS ON A SEMICONDUCTOR DEVICE

    公开(公告)号：TW201019386A

    公开(公告)日：2010-05-16

    申请号：TW098131195

    申请日：2009-09-16

    Applicant: 台灣積體電路製造股份有限公司

    Inventor： 賴素貞 ,  鄭光茗 ,  莊學理 ,  沈俊良 ,  廖舜章

    IPC: H01L

    CPC classification number: H01L22/20 ,  H01L21/76224 ,  H01L22/12

    Abstract: 本發明提供一種積體電路的製造方法，其隔絕區域的階高之間具有較佳的一致性。上述積體電路的製造方法包括提供一基板，其具有一個或多個溝槽；填充上述一個或多個溝槽；對已填充之一個或多個上述溝槽進行一化學機械研磨製程，其中每一個一個或多個上述溝槽包括一厚度；量測每一個已填充之一個或多個上述溝槽的上述厚度；根據每一個已填充之一個或多個上述溝槽之已量測的上述厚度決定進行一蝕刻製程的一總時間。以已決定的上述總時間進行上述蝕刻製程。

    Abstract in simplified Chinese: 本发明提供一种集成电路的制造方法，其隔绝区域的阶高之间具有较佳的一致性。上述集成电路的制造方法包括提供一基板，其具有一个或多个沟槽；填充上述一个或多个沟槽；对已填充之一个或多个上述沟槽进行一化学机械研磨制程，其中每一个一个或多个上述沟槽包括一厚度；量测每一个已填充之一个或多个上述沟槽的上述厚度；根据每一个已填充之一个或多个上述沟槽之已量测的上述厚度决定进行一蚀刻制程的一总时间。以已决定的上述总时间进行上述蚀刻制程。

    半導體裝置之製造方法 METHOD OF FABRICATING SEMICONDUCTOR DEVICE
    5.
    发明专利
    半導體裝置之製造方法 METHOD OF FABRICATING SEMICONDUCTOR DEVICE 审中-公开
    半导体设备之制造方法 METHOD OF FABRICATING SEMICONDUCTOR DEVICE

    公开(公告)号：TW201017827A

    公开(公告)日：2010-05-01

    申请号：TW098128193

    申请日：2009-08-21

    Applicant: 台灣積體電路製造股份有限公司

    Inventor： 鄭光茗 ,  莊學理 ,  陳嘉仁 ,  賴素貞 ,  莫亦先 ,  陳薏新 ,  沈俊良 ,  林毓超

    IPC: H01L

    CPC classification number: H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

    Abstract: 一種半導體裝置之製造方法，包括：提供具有一第一主動區與一第二主動區之一半導體基底；形成一高介電常數介電層於該半導體基底上；形成一上蓋層於該高介電常數介電層上；形成一第一金屬層於該上蓋層上，其中該第一金屬層具有第一功函數；形成一罩幕層於該第一主動區內之該第一金屬層上；利用該罩幕層以移除該第二主動區內之該第一金屬層以及部份移除該上蓋層之一部；以及形成一第二金屬層於該第二主動區內之經部分移除之該上蓋層上，其中該第二金屬層具有一第二功函數。

    Abstract in simplified Chinese: 一种半导体设备之制造方法，包括：提供具有一第一主动区与一第二主动区之一半导体基底；形成一高介电常数介电层于该半导体基底上；形成一上盖层于该高介电常数介电层上；形成一第一金属层于该上盖层上，其中该第一金属层具有第一功函数；形成一罩幕层于该第一主动区内之该第一金属层上；利用该罩幕层以移除该第二主动区内之该第一金属层以及部份移除该上盖层之一部；以及形成一第二金属层于该第二主动区内之经部分移除之该上盖层上，其中该第二金属层具有一第二功函数。

    半導體元件的製造方法 METHOD FOR GATE HEIGHT CONTROL IN A GATE LAST PROCESS
    8.
    发明专利
    半導體元件的製造方法 METHOD FOR GATE HEIGHT CONTROL IN A GATE LAST PROCESS 审中-公开
    半导体组件的制造方法 METHOD FOR GATE HEIGHT CONTROL IN A GATE LAST PROCESS

    公开(公告)号：TW201015669A

    公开(公告)日：2010-04-16

    申请号：TW098130487

    申请日：2009-09-10

    Applicant: 台灣積體電路製造股份有限公司

    Inventor： 賴素貞 ,  鄭光茗 ,  莊學理

    IPC: H01L

    CPC classification number: H01L21/823842 ,  H01L21/28088 ,  H01L21/823814 ,  H01L21/82385 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636

    Abstract: 本發明提供一種半導體元件的製造方法，包括提供基底；於基底中形成第一及第二閘極結構，第一閘極結構包括第一硬遮罩層，第二閘極結構包括厚度較薄的第二硬遮罩層；移除第二硬遮罩層，第一硬遮罩層部分保留；進行研磨製程以露出第二閘極結構之矽層；自第二閘極結構移除矽層以形成第一溝槽，第一硬遮罩層保留部分保護第一閘極結構之矽層；以第一金屬層填充第一溝槽；進行研磨製程以露出第一硬遮罩層保留部分；移除第一硬遮罩層保留部分及矽層以形成第二溝槽；以第二金屬層填充第二溝槽；以及平坦化半導體元件。

    Abstract in simplified Chinese: 本发明提供一种半导体组件的制造方法，包括提供基底；于基底中形成第一及第二闸极结构，第一闸极结构包括第一硬遮罩层，第二闸极结构包括厚度较薄的第二硬遮罩层；移除第二硬遮罩层，第一硬遮罩层部分保留；进行研磨制程以露出第二闸极结构之硅层；自第二闸极结构移除硅层以形成第一沟槽，第一硬遮罩层保留部分保护第一闸极结构之硅层；以第一金属层填充第一沟槽；进行研磨制程以露出第一硬遮罩层保留部分；移除第一硬遮罩层保留部分及硅层以形成第二沟槽；以第二金属层填充第二沟槽；以及平坦化半导体组件。

    半導體裝置及其製造方法 SEMICONDUCTOR DEVICES AND FABRICATION METHODS THEREOF
    9.
    发明专利
    半導體裝置及其製造方法 SEMICONDUCTOR DEVICES AND FABRICATION METHODS THEREOF 审中-公开
    半导体设备及其制造方法 SEMICONDUCTOR DEVICES AND FABRICATION METHODS THEREOF

    公开(公告)号：TW201011827A

    公开(公告)日：2010-03-16

    申请号：TW098123690

    申请日：2009-07-14

    Applicant: 台灣積體電路製造股份有限公司

    Inventor： 莊學理 ,  鄭光茗 ,  賴素貞 ,  沈俊良

    IPC: H01L

    CPC classification number: H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

    Abstract: 本發明提供一種半導體裝置及其製造方法。上述半導體裝置的製造方法包括提供一半導體基底，形成複數個電晶體於該半導體基底中，各電晶體具有一虛置閘極結構，形成一接觸蝕刻終止層(CESL)於包括該些虛置閘極結構的基底之上，形成一第一介電層以填入以填入相鄰的虛置閘極結構之間各區域的一部分中，形成一化學機械研磨(CMP)終止層於該CESL與該第一介電層之上，形成一第二介電層於該CMP終止層之上，實施一CMP製程於該第二介電層，實質地停止於該CMP終止層，以及實施一過度研磨以顯露出該些虛置閘極結構。

    Abstract in simplified Chinese: 本发明提供一种半导体设备及其制造方法。上述半导体设备的制造方法包括提供一半导体基底，形成复数个晶体管于该半导体基底中，各晶体管具有一虚置闸极结构，形成一接触蚀刻终止层(CESL)于包括该些虚置闸极结构的基底之上，形成一第一介电层以填入以填入相邻的虚置闸极结构之间各区域的一部分中，形成一化学机械研磨(CMP)终止层于该CESL与该第一介电层之上，形成一第二介电层于该CMP终止层之上，实施一CMP制程于该第二介电层，实质地停止于该CMP终止层，以及实施一过度研磨以显露出该些虚置闸极结构。

Patent Agency Ranking