公开(公告)号：TWI406331B

公开(公告)日：2013-08-21

申请号：TW098123690

申请日：2009-07-14

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 莊學理 ,  CHUANG, HARRY ,  鄭光茗 ,  THEI, KONG BENG ,  賴素貞 ,  LAI, SU CHEN ,  沈俊良 ,  SHEN, GARY

IPC: H01L21/304 ,  H01L21/28 ,  H01L29/78

CPC classification number: H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

公开(公告)号：TW201011827A

公开(公告)日：2010-03-16

申请号：TW098123690

申请日：2009-07-14

Applicant: 台灣積體電路製造股份有限公司

Inventor： 莊學理 ,  鄭光茗 ,  賴素貞 ,  沈俊良

IPC: H01L

CPC classification number: H01L21/823828 ,  H01L21/31053 ,  H01L21/823437 ,  H01L29/66545 ,  Y10S438/926

Abstract: 本發明提供一種半導體裝置及其製造方法。上述半導體裝置的製造方法包括提供一半導體基底，形成複數個電晶體於該半導體基底中，各電晶體具有一虛置閘極結構，形成一接觸蝕刻終止層(CESL)於包括該些虛置閘極結構的基底之上，形成一第一介電層以填入以填入相鄰的虛置閘極結構之間各區域的一部分中，形成一化學機械研磨(CMP)終止層於該CESL與該第一介電層之上，形成一第二介電層於該CMP終止層之上，實施一CMP製程於該第二介電層，實質地停止於該CMP終止層，以及實施一過度研磨以顯露出該些虛置閘極結構。

Abstract in simplified Chinese: 本发明提供一种半导体设备及其制造方法。上述半导体设备的制造方法包括提供一半导体基底，形成复数个晶体管于该半导体基底中，各晶体管具有一虚置闸极结构，形成一接触蚀刻终止层(CESL)于包括该些虚置闸极结构的基底之上，形成一第一介电层以填入以填入相邻的虚置闸极结构之间各区域的一部分中，形成一化学机械研磨(CMP)终止层于该CESL与该第一介电层之上，形成一第二介电层于该CMP终止层之上，实施一CMP制程于该第二介电层，实质地停止于该CMP终止层，以及实施一过度研磨以显露出该些虚置闸极结构。

公开(公告)号：TWI489589B

公开(公告)日：2015-06-21

申请号：TW098134597

申请日：2009-10-13

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 賴素貞 ,  LAI, SU CHEN ,  鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY ,  沈俊良 ,  SHEN, GARY

IPC: H01L21/8238 ,  H01L21/28

CPC classification number: H01L29/7848 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66628

公开(公告)号：TWI393236B

公开(公告)日：2013-04-11

申请号：TW098131488

申请日：2009-09-18

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 沈俊良 ,  SHEN, GARY ,  吳明園 ,  WU, MING YUAN ,  葉炅翰 ,  YEH, CHIUNG HAN ,  鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY

IPC: H01L23/538 ,  H01L21/027

CPC classification number: H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：TW201019418A

公开(公告)日：2010-05-16

申请号：TW098134597

申请日：2009-10-13

Applicant: 台灣積體電路製造股份有限公司

Inventor： 賴素貞 ,  鄭光茗 ,  莊學理 ,  沈俊良

IPC: H01L

CPC classification number: H01L29/7848 ,  H01L21/823842 ,  H01L29/165 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66628

Abstract: 本發明提供製造半導體裝置的方法。上述製造半導體裝置的方法包括提供一半導體基底，其具有一第一區域和一第二區域，形成一高介電常數介電層於該半導體基底之上，形成一矽層該高介電常數介電層之上，形成一硬遮罩層於該矽層之上，圖案化該硬遮罩層、該矽層、該高介電常數介電層以形成一第一閘極結構於該第一區域上和一第二閘極結構於該第二區域上，形成一接觸蝕刻終止層於該第一和該第二閘極結構之上，修飾該接觸蝕刻終止層的一輪廓，形成一層間介電層於修飾後的該接觸蝕刻終止層之上，實施一化學機械研磨以分別地露出該第一和第二閘極結構的該矽層，以及分別地自該第一和第二閘極結構移除該矽層，並將其取代以金屬閘極結構。

Abstract in simplified Chinese: 本发明提供制造半导体设备的方法。上述制造半导体设备的方法包括提供一半导体基底，其具有一第一区域和一第二区域，形成一高介电常数介电层于该半导体基底之上，形成一硅层该高介电常数介电层之上，形成一硬遮罩层于该硅层之上，图案化该硬遮罩层、该硅层、该高介电常数介电层以形成一第一闸极结构于该第一区域上和一第二闸极结构于该第二区域上，形成一接触蚀刻终止层于该第一和该第二闸极结构之上，修饰该接触蚀刻终止层的一轮廓，形成一层间介电层于修饰后的该接触蚀刻终止层之上，实施一化学机械研磨以分别地露出该第一和第二闸极结构的该硅层，以及分别地自该第一和第二闸极结构移除该硅层，并将其取代以金属闸极结构。

公开(公告)号：TW201015691A

公开(公告)日：2010-04-16

申请号：TW098131488

申请日：2009-09-18

Applicant: 台灣積體電路製造股份有限公司

Inventor： 沈俊良 ,  吳明園 ,  葉炅翰 ,  鄭光茗 ,  莊學理

IPC: H01L

CPC classification number: H01L23/544 ,  H01L21/31051 ,  H01L21/823828 ,  H01L23/585 ,  H01L2223/54426 ,  H01L2223/54453 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本發明提供一種半導體元件與其製法。半導體元件包括：一具有一第一區域與一第二區域之半導體基材，其中第一區域與第二區域彼此隔離；複數個電晶體形成於第一區域中；一對準標記形成於該第二區域中，其中對準標記於一第一方向具有複數個主動區域；以及一虛設閘極結構形成於該對準標記之上，其中虛設閘極結構於第二方向具有複數條線，且該第二方向與該第一方向不同。

Abstract in simplified Chinese: 本发明提供一种半导体组件与其制法。半导体组件包括：一具有一第一区域与一第二区域之半导体基材，其中第一区域与第二区域彼此隔离；复数个晶体管形成于第一区域中；一对准标记形成于该第二区域中，其中对准标记于一第一方向具有复数个主动区域；以及一虚设闸极结构形成于该对准标记之上，其中虚设闸极结构于第二方向具有复数条线，且该第二方向与该第一方向不同。

公开(公告)号：TW201019386A

公开(公告)日：2010-05-16

申请号：TW098131195

申请日：2009-09-16

Applicant: 台灣積體電路製造股份有限公司

Inventor： 賴素貞 ,  鄭光茗 ,  莊學理 ,  沈俊良 ,  廖舜章

IPC: H01L

CPC classification number: H01L22/20 ,  H01L21/76224 ,  H01L22/12

Abstract: 本發明提供一種積體電路的製造方法，其隔絕區域的階高之間具有較佳的一致性。上述積體電路的製造方法包括提供一基板，其具有一個或多個溝槽；填充上述一個或多個溝槽；對已填充之一個或多個上述溝槽進行一化學機械研磨製程，其中每一個一個或多個上述溝槽包括一厚度；量測每一個已填充之一個或多個上述溝槽的上述厚度；根據每一個已填充之一個或多個上述溝槽之已量測的上述厚度決定進行一蝕刻製程的一總時間。以已決定的上述總時間進行上述蝕刻製程。

Abstract in simplified Chinese: 本发明提供一种集成电路的制造方法，其隔绝区域的阶高之间具有较佳的一致性。上述集成电路的制造方法包括提供一基板，其具有一个或多个沟槽；填充上述一个或多个沟槽；对已填充之一个或多个上述沟槽进行一化学机械研磨制程，其中每一个一个或多个上述沟槽包括一厚度；量测每一个已填充之一个或多个上述沟槽的上述厚度；根据每一个已填充之一个或多个上述沟槽之已量测的上述厚度决定进行一蚀刻制程的一总时间。以已决定的上述总时间进行上述蚀刻制程。

公开(公告)号：TWI559391B

公开(公告)日：2016-11-21

申请号：TW098131195

申请日：2009-09-16

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 賴素貞 ,  LAI, SU CHEN ,  鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY HAK-LAY ,  沈俊良 ,  SHEN, GARY ,  廖舜章 ,  LIAO, SHUN JANG

IPC: H01L21/306 ,  H01L21/762

CPC classification number: H01L22/20 ,  H01L21/76224 ,  H01L22/12

公开(公告)号：TWI389259B

公开(公告)日：2013-03-11

申请号：TW098128193

申请日：2009-08-21

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 鄭光茗 ,  THEI, KONG BENG ,  莊學理 ,  CHUANG, HARRY ,  陳嘉仁 ,  CHEN, RYAN CHIA JEN ,  賴素貞 ,  LAI, SU CHEN ,  莫亦先 ,  MOR, YI SHIEN ,  陳薏新 ,  CHEN, YI HSING ,  沈俊良 ,  SHEN, GARY ,  林毓超 ,  LIN, YU CHAO

IPC: H01L21/8238 ,  H01L21/027

CPC classification number: H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

公开(公告)号：TW201017827A

公开(公告)日：2010-05-01

申请号：TW098128193

申请日：2009-08-21

Applicant: 台灣積體電路製造股份有限公司

Inventor： 鄭光茗 ,  莊學理 ,  陳嘉仁 ,  賴素貞 ,  莫亦先 ,  陳薏新 ,  沈俊良 ,  林毓超

IPC: H01L

CPC classification number: H01L21/31645 ,  H01L21/31604 ,  H01L21/823842

Abstract: 一種半導體裝置之製造方法，包括：提供具有一第一主動區與一第二主動區之一半導體基底；形成一高介電常數介電層於該半導體基底上；形成一上蓋層於該高介電常數介電層上；形成一第一金屬層於該上蓋層上，其中該第一金屬層具有第一功函數；形成一罩幕層於該第一主動區內之該第一金屬層上；利用該罩幕層以移除該第二主動區內之該第一金屬層以及部份移除該上蓋層之一部；以及形成一第二金屬層於該第二主動區內之經部分移除之該上蓋層上，其中該第二金屬層具有一第二功函數。

Abstract in simplified Chinese: 一种半导体设备之制造方法，包括：提供具有一第一主动区与一第二主动区之一半导体基底；形成一高介电常数介电层于该半导体基底上；形成一上盖层于该高介电常数介电层上；形成一第一金属层于该上盖层上，其中该第一金属层具有第一功函数；形成一罩幕层于该第一主动区内之该第一金属层上；利用该罩幕层以移除该第二主动区内之该第一金属层以及部份移除该上盖层之一部；以及形成一第二金属层于该第二主动区内之经部分移除之该上盖层上，其中该第二金属层具有一第二功函数。