半導體結構 SEMICONDUCTOR STRUCTURE
    2.
    发明专利
    半導體結構 SEMICONDUCTOR STRUCTURE 有权
    半导体结构 SEMICONDUCTOR STRUCTURE

    公开(公告)号:TWI379385B

    公开(公告)日:2012-12-11

    申请号:TW096143427

    申请日:2007-11-16

    IPC: H01L

    Abstract: 一種半導體結構,包括:半導體基底;第一導電型的第一金氧半導體裝置,包括:第一閘極介電層,形成於半導體基底上;含有金屬的第一閘極電極層,形成於第一閘極介電層上;矽化層,形成於含有金屬的第一閘極電極層上;以及第二導電型的第二金氧半導體裝置,其導電型與第一導電型相反,包括:第二閘極介電層,形成於半導體基底上;含有金屬的第二閘極電極層,形成於第二閘極介電層上;以及接觸蝕刻停止層,具有一部份形成於含有金屬的第二閘極電極層上,其中介於接觸蝕刻停止層的上述部分與含有金屬的第二閘極電極層之間的區域,實質上不含矽。

    Abstract in simplified Chinese: 一种半导体结构,包括:半导体基底;第一导电型的第一金属氧化物半导体设备,包括:第一闸极介电层,形成于半导体基底上;含有金属的第一闸极电极层,形成于第一闸极介电层上;硅化层,形成于含有金属的第一闸极电极层上;以及第二导电型的第二金属氧化物半导体设备,其导电型与第一导电型相反,包括:第二闸极介电层,形成于半导体基底上;含有金属的第二闸极电极层,形成于第二闸极介电层上;以及接触蚀刻停止层,具有一部份形成于含有金属的第二闸极电极层上,其中介于接触蚀刻停止层的上述部分与含有金属的第二闸极电极层之间的区域,实质上不含硅。

    半導體結構及半導體元件之製造方法 SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING A SEMICONDUCTOR DEVICE
    3.
    发明专利
    半導體結構及半導體元件之製造方法 SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING A SEMICONDUCTOR DEVICE 有权
    半导体结构及半导体组件之制造方法 SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING A SEMICONDUCTOR DEVICE

    公开(公告)号:TWI362076B

    公开(公告)日:2012-04-11

    申请号:TW096137427

    申请日:2007-10-05

    IPC: H01L

    Abstract: 一種半導體結構。在本發明之各實施例中,一溝槽形成於一基底中,其中至少部份溝槽填入介電材料。在一實施例中,溝槽中係填入介電層且進行一平坦化步驟,以使介電層表面和基底表面等水平。之後,使介電材料之頂部表面凹陷至低於基底之頂部表面,沿著溝槽之凹陷部份的側壁保留部份介電材料,或沿著側壁移除介電材料,形成一具有壓應力或張應力之應力薄膜於介電材料之凹陷部份上方,應力薄膜可延伸至一電晶體或其它半導體結構上方。

    Abstract in simplified Chinese: 一种半导体结构。在本发明之各实施例中,一沟槽形成于一基底中,其中至少部份沟槽填入介电材料。在一实施例中,沟槽中系填入介电层且进行一平坦化步骤,以使介电层表面和基底表面等水平。之后,使介电材料之顶部表面凹陷至低于基底之顶部表面,沿着沟槽之凹陷部份的侧壁保留部份介电材料,或沿着侧壁移除介电材料,形成一具有压应力或张应力之应力薄膜于介电材料之凹陷部份上方,应力薄膜可延伸至一晶体管或其它半导体结构上方。

    半導體元件的製造方法 METHOD OF FABRICATING A SEMICONDUCTOR DEVICE
    4.
    发明专利
    半導體元件的製造方法 METHOD OF FABRICATING A SEMICONDUCTOR DEVICE 审中-公开
    半导体组件的制造方法 METHOD OF FABRICATING A SEMICONDUCTOR DEVICE

    公开(公告)号:TW201017757A

    公开(公告)日:2010-05-01

    申请号:TW098130694

    申请日:2009-09-11

    IPC: H01L

    Abstract: 本發明提供一種半導體元件的製造方法,包括:於一基底前側上之半導體基底的上方形成一界面層;於該界面層上形成高介電常數(high-k)介電層;於該高介電常數介電層上形成一蓋層;於該蓋層上形成一金屬層;於該金屬層上形成一第一多晶矽層;以及於該基底背側上之半導體基底的上方形成一第二多晶矽層。

    Abstract in simplified Chinese: 本发明提供一种半导体组件的制造方法,包括:于一基底前侧上之半导体基底的上方形成一界面层;于该界面层上形成高介电常数(high-k)介电层;于该高介电常数介电层上形成一盖层;于该盖层上形成一金属层;于该金属层上形成一第一多晶硅层;以及于该基底背侧上之半导体基底的上方形成一第二多晶硅层。

    半導體元件及其製法 NOVEL HIGH-K METAL GATE STRUCTURE AND METHOD OF MAKING
    5.
    发明专利
    半導體元件及其製法 NOVEL HIGH-K METAL GATE STRUCTURE AND METHOD OF MAKING 审中-公开
    半导体组件及其制法 NOVEL HIGH-K METAL GATE STRUCTURE AND METHOD OF MAKING

    公开(公告)号:TW201013930A

    公开(公告)日:2010-04-01

    申请号:TW098128480

    申请日:2009-08-25

    IPC: H01L

    Abstract: 本發明提供一種半導體元件,此元件包括一半導體基材,一電晶體形成於基材之中,電晶體具有一高介電常數介電層形成於基材之上,從高介電常數介電層之一側壁測量到另一側壁,其具有一第一長度,以及一金屬閘極層形成於高介電常數介電層之上,且從金屬閘極層之一側壁測量到另一側壁,其具有一第二長度,其中第二長度大於第一長度。

    Abstract in simplified Chinese: 本发明提供一种半导体组件,此组件包括一半导体基材,一晶体管形成于基材之中,晶体管具有一高介电常数介电层形成于基材之上,从高介电常数介电层之一侧壁测量到另一侧壁,其具有一第一长度,以及一金属闸极层形成于高介电常数介电层之上,且从金属闸极层之一侧壁测量到另一侧壁,其具有一第二长度,其中第二长度大于第一长度。

    半導體裝置及其製造方法 METHOD OF FORMING A SINGLE METAL THAT PEFORMS N WORK FUNCTION AND P WORK FUNCTION IN A HIGH-K/METAL GATE PROCESS
    7.
    发明专利
    半導體裝置及其製造方法 METHOD OF FORMING A SINGLE METAL THAT PEFORMS N WORK FUNCTION AND P WORK FUNCTION IN A HIGH-K/METAL GATE PROCESS 审中-公开
    半导体设备及其制造方法 METHOD OF FORMING A SINGLE METAL THAT PEFORMS N WORK FUNCTION AND P WORK FUNCTION IN A HIGH-K/METAL GATE PROCESS

    公开(公告)号:TW201013759A

    公开(公告)日:2010-04-01

    申请号:TW098127684

    申请日:2009-08-18

    IPC: H01L

    Abstract: 本發明提供一種半導體裝置之製造方法。此方法包含形成一閘極介電層於一半導體基材上,形成一蓋層於閘極介電層之上或之下,形成一金屬層於蓋層上,金屬層具有一第一功函數,對部分的金屬層進行處理,以使該部分的金屬層之功函數由第一功函數轉變為第二功函數,及自具有該第一功函數之未經處理之部分的金屬層形成第一金屬閘極,及自具有第二功函數之經處理之部分的金屬層形成一第二金屬閘極。

    Abstract in simplified Chinese: 本发明提供一种半导体设备之制造方法。此方法包含形成一闸极介电层于一半导体基材上,形成一盖层于闸极介电层之上或之下,形成一金属层于盖层上,金属层具有一第一功函数,对部分的金属层进行处理,以使该部分的金属层之功函数由第一功函数转变为第二功函数,及自具有该第一功函数之未经处理之部分的金属层形成第一金属闸极,及自具有第二功函数之经处理之部分的金属层形成一第二金属闸极。

    半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF
    8.
    发明专利
    半導體元件及其製造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF 审中-公开
    半导体组件及其制造方法 SEMICONDUCTOR DEVICE AND FABRICATION METHOD THEREOF

    公开(公告)号:TW201010010A

    公开(公告)日:2010-03-01

    申请号:TW098128780

    申请日:2009-08-27

    IPC: H01L

    CPC classification number: H01L27/092 H01L21/823842 H01L29/49 H01L29/51

    Abstract: 本發明提供一種半導體元件之製造方法。提供一具有一第一區和一第二區之半導體基底,形成一高介電常數介電層於半導體基底上方,形成一蓋層於第一區之高介電常數介電層上方,形成一第一金屬層於第一區之蓋層上方和第二區之高介電常數介電層上方,形成一第一閘極堆疊於第一區中和一第二閘極堆疊於第二區中,在第二閘極堆疊之第一金屬層上進行一處理製程時,保護第一閘極堆疊之第一金屬層,及形成一第二金屬層於第一閘極堆疊之第一金屬層上方和第二閘極堆疊之處理過的第一金屬層上方。

    Abstract in simplified Chinese: 本发明提供一种半导体组件之制造方法。提供一具有一第一区和一第二区之半导体基底,形成一高介电常数介电层于半导体基底上方,形成一盖层于第一区之高介电常数介电层上方,形成一第一金属层于第一区之盖层上方和第二区之高介电常数介电层上方,形成一第一闸极堆栈于第一区中和一第二闸极堆栈于第二区中,在第二闸极堆栈之第一金属层上进行一处理制程时,保护第一闸极堆栈之第一金属层,及形成一第二金属层于第一闸极堆栈之第一金属层上方和第二闸极堆栈之处理过的第一金属层上方。

Patent Agency Ranking