半導體元件的製造方法 METHOD OF FABRICATING A SEMICONDUCTOR DEVICE
    3.
    发明专利
    半導體元件的製造方法 METHOD OF FABRICATING A SEMICONDUCTOR DEVICE 审中-公开
    半导体组件的制造方法 METHOD OF FABRICATING A SEMICONDUCTOR DEVICE

    公开(公告)号:TW201017757A

    公开(公告)日:2010-05-01

    申请号:TW098130694

    申请日:2009-09-11

    IPC: H01L

    Abstract: 本發明提供一種半導體元件的製造方法,包括:於一基底前側上之半導體基底的上方形成一界面層;於該界面層上形成高介電常數(high-k)介電層;於該高介電常數介電層上形成一蓋層;於該蓋層上形成一金屬層;於該金屬層上形成一第一多晶矽層;以及於該基底背側上之半導體基底的上方形成一第二多晶矽層。

    Abstract in simplified Chinese: 本发明提供一种半导体组件的制造方法,包括:于一基底前侧上之半导体基底的上方形成一界面层;于该界面层上形成高介电常数(high-k)介电层;于该高介电常数介电层上形成一盖层;于该盖层上形成一金属层;于该金属层上形成一第一多晶硅层;以及于该基底背侧上之半导体基底的上方形成一第二多晶硅层。

    半導體元件及其製法 NOVEL HIGH-K METAL GATE STRUCTURE AND METHOD OF MAKING
    4.
    发明专利
    半導體元件及其製法 NOVEL HIGH-K METAL GATE STRUCTURE AND METHOD OF MAKING 审中-公开
    半导体组件及其制法 NOVEL HIGH-K METAL GATE STRUCTURE AND METHOD OF MAKING

    公开(公告)号:TW201013930A

    公开(公告)日:2010-04-01

    申请号:TW098128480

    申请日:2009-08-25

    IPC: H01L

    Abstract: 本發明提供一種半導體元件,此元件包括一半導體基材,一電晶體形成於基材之中,電晶體具有一高介電常數介電層形成於基材之上,從高介電常數介電層之一側壁測量到另一側壁,其具有一第一長度,以及一金屬閘極層形成於高介電常數介電層之上,且從金屬閘極層之一側壁測量到另一側壁,其具有一第二長度,其中第二長度大於第一長度。

    Abstract in simplified Chinese: 本发明提供一种半导体组件,此组件包括一半导体基材,一晶体管形成于基材之中,晶体管具有一高介电常数介电层形成于基材之上,从高介电常数介电层之一侧壁测量到另一侧壁,其具有一第一长度,以及一金属闸极层形成于高介电常数介电层之上,且从金属闸极层之一侧壁测量到另一侧壁,其具有一第二长度,其中第二长度大于第一长度。

    降低熱預算與缺陷之方法
    5.
    发明专利
    降低熱預算與缺陷之方法 有权
    降低热预算与缺陷之方法

    公开(公告)号:TW544790B

    公开(公告)日:2003-08-01

    申请号:TW091118847

    申请日:2002-08-20

    Inventor: 鄭俊一 陳建豪

    IPC: H01L

    Abstract: 一種降低熱預算(Thermal Budget)與缺陷之方法。本發明之降低熱預算與缺陷之方法之特徵在於,在沉積間隙壁(Spacer)材料層前先進行電漿處理製程,而不需在蝕刻閘極介電層與閘極多晶矽層後進行再氧化製程。運用本發明之降低熱預算與缺陷之方法,可藉以降低製程中的熱預算以及元件中的缺陷。

    Abstract in simplified Chinese: 一种降低热预算(Thermal Budget)与缺陷之方法。本发明之降低热预算与缺陷之方法之特征在于,在沉积间隙壁(Spacer)材料层前雪铁龙行等离子处理制程,而不需在蚀刻闸极介电层与闸极多晶硅层后进行再氧化制程。运用本发明之降低热预算与缺陷之方法,可借以降低制程中的热预算以及组件中的缺陷。

    形成半導體元件或閘極結構的方法 METHOD OF FORMING GATE STRUCTURES OR SEMICONDUCTOR DEVICES
    9.
    发明专利
    形成半導體元件或閘極結構的方法 METHOD OF FORMING GATE STRUCTURES OR SEMICONDUCTOR DEVICES 审中-公开
    形成半导体组件或闸极结构的方法 METHOD OF FORMING GATE STRUCTURES OR SEMICONDUCTOR DEVICES

    公开(公告)号:TW201025430A

    公开(公告)日:2010-07-01

    申请号:TW098128192

    申请日:2009-08-21

    IPC: H01L

    Abstract: 本發明提供多種含有高介電常數之閘極介電層的圖案化金屬閘極結構之方法。在一實施例中,可溶硬遮罩層可作為圖案化金屬閘極的遮罩單元。藉由水或光阻顯影液可將可溶硬遮罩自基板上移除。在一實施例中,硬遮罩層包含高介電常數之介電材料。在另一實施例中,保護層係形成於光阻圖案下。在剝除光阻的步驟中,保護層可保護基板上的一或多層結構。

    Abstract in simplified Chinese: 本发明提供多种含有高介电常数之闸极介电层的图案化金属闸极结构之方法。在一实施例中,可溶硬遮罩层可作为图案化金属闸极的遮罩单元。借由水或光阻显影液可将可溶硬遮罩自基板上移除。在一实施例中,硬遮罩层包含高介电常数之介电材料。在另一实施例中,保护层系形成于光阻图案下。在剥除光阻的步骤中,保护层可保护基板上的一或多层结构。

Patent Agency Ranking