公开(公告)号：TW201344915A

公开(公告)日：2013-11-01

申请号：TW102110600

申请日：2013-03-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 盧昶伸 ,  LU, CHANG SHEN ,  彭治棠 ,  PENG, CHIH TANG ,  黃泰鈞 ,  HUANG, TAI CHUN ,  鄭培仁 ,  JENG, PEI REN ,  連浩明 ,  LIEN, HAO MING ,  林逸宏 ,  LIN, YI HUNG ,  李資良 ,  LEE, TZE LIANG ,  章勳明 ,  JANG, SYUN MING

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785

Abstract: 鰭式場效電晶體元件可包含偽鰭式場效電晶體結構側向地鄰接主動鰭式場效電晶體結構，以降低應力不均衡以及應力不均衡在主動鰭式場效電晶體結構上造成的效應。鰭式場效電晶體元件包括主動鰭式場效電晶體，其包含複數個半導體鰭片結構，以及偽鰭式場效電晶體，其包含複數個半導體鰭片結構，主動鰭式場效電晶體與偽鰭式場效電晶體之間以一間隔側向地互相隔開，此間隔與主動鰭式場效電晶體的鰭片間距相關。

Abstract in simplified Chinese: 鳍式场效应管组件可包含伪鳍式场效应管结构侧向地邻接主动鳍式场效应管结构，以降低应力不均衡以及应力不均衡在主动鳍式场效应管结构上造成的效应。鳍式场效应管组件包括主动鳍式场效应管，其包含复数个半导体鳍片结构，以及伪鳍式场效应管，其包含复数个半导体鳍片结构，主动鳍式场效应管与伪鳍式场效应管之间以一间隔侧向地互相隔开，此间隔与主动鳍式场效应管的鳍片间距相关。

公开(公告)号：TW201010083A

公开(公告)日：2010-03-01

申请号：TW098126504

申请日：2009-08-06

Applicant: 台灣積體電路製造股份有限公司

Inventor： 陳建豪 ,  連浩明 ,  李思毅 ,  李啟弘 ,  陳建良 ,  費中豪 ,  楊文誌 ,  黃仁安 ,  張啟新 ,  林俊銘 ,  莊學理 ,  葉俊林 ,  林綱正 ,  黃國泰

IPC: H01L

CPC classification number: H01L21/28088 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/7833

Abstract: 本發明提供一半導體裝置，包含一半導體基材及一形成於該基材中之電晶體，該電晶體包含一具有一高介電常數介電質及金屬閘極之閘極堆疊，一密封層形成於該閘極堆疊之側壁上，該密封層具有一內部邊緣及一外部邊緣，該內部邊緣與該閘極堆疊相接合，一間隔物形成於該密封層之外部邊緣上，及一源/汲極區形成於該閘極堆疊之兩側上，該源/汲極區包含一沿著該密封層之外部邊緣之輕摻雜源/汲極區。

Abstract in simplified Chinese: 本发明提供一半导体设备，包含一半导体基材及一形成于该基材中之晶体管，该晶体管包含一具有一高介电常数介电质及金属闸极之闸极堆栈，一密封层形成于该闸极堆栈之侧壁上，该密封层具有一内部边缘及一外部边缘，该内部边缘与该闸极堆栈相接合，一间隔物形成于该密封层之外部边缘上，及一源/汲极区形成于该闸极堆栈之两侧上，该源/汲极区包含一沿着该密封层之外部边缘之轻掺杂源/汲极区。

公开(公告)号：TW201351505A

公开(公告)日：2013-12-16

申请号：TW102118580

申请日：2013-05-27

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 于偉波 ,  YU, WEIBO ,  葉明熙 ,  YEH, MING HSI ,  彭治棠 ,  PENG, CHIH TANG ,  連浩明 ,  LIEN, HAO MING ,  陳昭成 ,  CHEN, CHAO CHENG ,  章勳明 ,  JANG, SYUN MING

IPC: H01L21/324 ,  H01L21/336

CPC classification number: H01L21/76224 ,  H01L29/66795

Abstract: 本發明揭露一種半導體積體電路的製造方法。此方法包含接收一裝置。該裝置包括一半導體基底、多個鰭片和多個溝槽，位於鰭片和半導體基底之間。上述方法也包含以介電材料填充溝槽以形成淺溝槽隔離(STI)，以及對介電材料進行低熱預算退火和濕處理。

Abstract in simplified Chinese: 本发明揭露一种半导体集成电路的制造方法。此方法包含接收一设备。该设备包括一半导体基底、多个鳍片和多个沟槽，位于鳍片和半导体基底之间。上述方法也包含以介电材料填充沟槽以形成浅沟槽隔离(STI)，以及对介电材料进行低热预算退火和湿处理。

公开(公告)号：TWI362076B

公开(公告)日：2012-04-11

申请号：TW096137427

申请日：2007-10-05

Applicant: 台灣積體電路製造股份有限公司

Inventor： 梁孟松 ,  李資良 ,  黃國泰 ,  陳昭成 ,  連浩明 ,  彭治棠

IPC: H01L

CPC classification number: H01L29/1054 ,  H01L21/76224 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

Abstract: 一種半導體結構。在本發明之各實施例中，一溝槽形成於一基底中，其中至少部份溝槽填入介電材料。在一實施例中，溝槽中係填入介電層且進行一平坦化步驟，以使介電層表面和基底表面等水平。之後，使介電材料之頂部表面凹陷至低於基底之頂部表面，沿著溝槽之凹陷部份的側壁保留部份介電材料，或沿著側壁移除介電材料，形成一具有壓應力或張應力之應力薄膜於介電材料之凹陷部份上方，應力薄膜可延伸至一電晶體或其它半導體結構上方。

Abstract in simplified Chinese: 一种半导体结构。在本发明之各实施例中，一沟槽形成于一基底中，其中至少部份沟槽填入介电材料。在一实施例中，沟槽中系填入介电层且进行一平坦化步骤，以使介电层表面和基底表面等水平。之后，使介电材料之顶部表面凹陷至低于基底之顶部表面，沿着沟槽之凹陷部份的侧壁保留部份介电材料，或沿着侧壁移除介电材料，形成一具有压应力或张应力之应力薄膜于介电材料之凹陷部份上方，应力薄膜可延伸至一晶体管或其它半导体结构上方。

公开(公告)号：TWI497722B

公开(公告)日：2015-08-21

申请号：TW102135538

申请日：2013-10-01

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 黃泰鈞 ,  HUANG, TAICHUN ,  彭治棠 ,  PENG, CHIHTANG ,  張家維 ,  CHANG, CHIAWEI ,  游明華 ,  YU, MINGHUA ,  連浩明 ,  LIEN, HAOMING ,  陳昭成 ,  CHEN, CHAOCHENG ,  李資良 ,  LEE, TZELIANG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/845 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/42392 ,  H01L29/785 ,  H01L29/7856

公开(公告)号：TW201436217A

公开(公告)日：2014-09-16

申请号：TW102135538

申请日：2013-10-01

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 黃泰鈞 ,  HUANG, TAICHUN ,  彭治棠 ,  PENG, CHIHTANG ,  張家維 ,  CHANG, CHIAWEI ,  游明華 ,  YU, MINGHUA ,  連浩明 ,  LIEN, HAOMING ,  陳昭成 ,  CHEN, CHAOCHENG ,  李資良 ,  LEE, TZELIANG

IPC: H01L29/78 ,  H01L21/336

CPC classification number: H01L29/66795 ,  H01L21/30604 ,  H01L21/308 ,  H01L21/76289 ,  H01L21/764 ,  H01L21/845 ,  H01L27/0886 ,  H01L29/0649 ,  H01L29/42392 ,  H01L29/785 ,  H01L29/7856

Abstract: 一積體電路裝置包括一半導體基板，及一半導體帶延伸至該半導體基板中。一第一及一第二介電區域位於該半導體帶相對的二側，且與該半導體帶連接。每一該第一介電區域及該第二介電區域包括一第一部分與該半導體帶高度齊平，以及一第二部分低於該半導體帶。該第二部分更包括一部分與該半導體帶重疊。

Abstract in simplified Chinese: 一集成电路设备包括一半导体基板，及一半导体带延伸至该半导体基板中。一第一及一第二介电区域位于该半导体带相对的二侧，且与该半导体带连接。每一该第一介电区域及该第二介电区域包括一第一部分与该半导体带高度齐平，以及一第二部分低于该半导体带。该第二部分更包括一部分与该半导体带重叠。

公开(公告)号：TW201434108A

公开(公告)日：2014-09-01

申请号：TW102126932

申请日：2013-07-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 彭治棠 ,  PENG, CHIHTANG ,  黃泰鈞 ,  HUANG, TAICHUN ,  連浩明 ,  LIEN, HAOMING

IPC: H01L21/76 ,  H01L21/336

CPC classification number: H01L27/0886 ,  H01L21/76224 ,  H01L21/76229 ,  H01L21/823431 ,  H01L21/823481 ,  H01L21/845 ,  H01L27/0207 ,  H01L29/0649 ,  H01L29/785

Abstract: 一種半導體製造方法，包括形成複數個溝渠由半導體基底的上表面延伸入半導體基底中，而複數個半導體帶形成於複數個溝渠之間。複數個溝渠包括第一溝渠及第二溝渠，且第二溝渠比第一溝渠寬。第一介電材料填入複數個溝渠中，其中第一溝渠大致被填滿，而第二溝渠只有部分填滿。第二介電材料形成在第一介電材料上。第二介電材料填入所述第二溝渠的上部，而且第二介電材料具有一收縮率與第一介電材料的第一收縮率不同。進行平坦化製程，以去除第二介電材料突出於半導體基底上方的部分，其中第一介電材料與第二介電材料剩餘的部分，在對應的第一溝渠及第二溝渠中，形成第一淺溝渠絕緣區域及第二淺溝渠絕緣區域。

Abstract in simplified Chinese: 一种半导体制造方法，包括形成复数个沟渠由半导体基底的上表面延伸入半导体基底中，而复数个半导体带形成于复数个沟渠之间。复数个沟渠包括第一沟渠及第二沟渠，且第二沟渠比第一沟渠宽。第一介电材料填入复数个沟渠中，其中第一沟渠大致被填满，而第二沟渠只有部分填满。第二介电材料形成在第一介电材料上。第二介电材料填入所述第二沟渠的上部，而且第二介电材料具有一收缩率与第一介电材料的第一收缩率不同。进行平坦化制程，以去除第二介电材料突出于半导体基底上方的部分，其中第一介电材料与第二介电材料剩余的部分，在对应的第一沟渠及第二沟渠中，形成第一浅沟渠绝缘区域及第二浅沟渠绝缘区域。

公开(公告)号：TW201820413A

公开(公告)日：2018-06-01

申请号：TW106140089

申请日：2017-11-20

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 林毓超 ,  LIN, YU CHAO ,  謝維哲 ,  HSIEH, WEI CHE ,  連浩明 ,  LIEN, HAO MING ,  李俊鴻 ,  LEE, CHUN HUNG ,  陳昭成 ,  CHEN, CHAO CHENG

IPC: H01L21/027

Abstract: 根據一些實施例，提供半導體裝置結構的形成方法。上述方法包含在遮罩層上圖案化複數個芯棒。上述方法亦包含在遮罩層和芯棒的上表面上形成蝕刻塗佈層。上述方法更包含沉積介電層於遮罩層和芯棒上，其中介電層之沿著芯棒的側壁的第一厚度大於介電層之沿著蝕刻塗佈層的第二厚度。此外，上述方法包含移除介電層的水平部分。上述方法亦包含利用介電層留下的垂直部分來作為蝕刻遮罩，以圖案化遮罩層。

Abstract in simplified Chinese: 根据一些实施例，提供半导体设备结构的形成方法。上述方法包含在遮罩层上图案化复数个芯棒。上述方法亦包含在遮罩层和芯棒的上表面上形成蚀刻涂布层。上述方法更包含沉积介电层于遮罩层和芯棒上，其中介电层之沿着芯棒的侧壁的第一厚度大于介电层之沿着蚀刻涂布层的第二厚度。此外，上述方法包含移除介电层的水平部分。上述方法亦包含利用介电层留下的垂直部分来作为蚀刻遮罩，以图案化遮罩层。

公开(公告)号：TWI536482B

公开(公告)日：2016-06-01

申请号：TW102106794

申请日：2013-02-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LIMITED

Inventor： 謝維哲 ,  HSIEH, WEI CHE ,  王俊堯 ,  WANG, BRIAN ,  李資良 ,  LEE, TZE LIANG ,  林逸宏 ,  LIN, YI HUNG ,  連浩明 ,  LIEN, HAO MING ,  蔡向榮 ,  TSAI, SHIANG RUNG ,  黃泰鈞 ,  HUANG, TAI CHUN

IPC: H01L21/67 ,  H01L21/314

CPC classification number: C23C16/45578 ,  C23C16/45504 ,  C23C16/45546 ,  C23C16/4584 ,  C23C16/52 ,  C23C16/54 ,  H01L21/00

公开(公告)号：TWI548093B

公开(公告)日：2016-09-01

申请号：TW102110600

申请日：2013-03-26

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 盧昶伸 ,  LU, CHANG SHEN ,  彭治棠 ,  PENG, CHIH TANG ,  黃泰鈞 ,  HUANG, TAI CHUN ,  鄭培仁 ,  JENG, PEI REN ,  連浩明 ,  LIEN, HAO MING ,  林逸宏 ,  LIN, YI HUNG ,  李資良 ,  LEE, TZE LIANG ,  章勳明 ,  JANG, SYUN MING

IPC: H01L29/78 ,  H01L29/40

CPC classification number: H01L29/10 ,  H01L21/823431 ,  H01L27/0886 ,  H01L29/6681 ,  H01L29/785