積體電路製造方法
    5.
    发明专利
    積體電路製造方法 审中-公开
    集成电路制造方法

    公开(公告)号:TW201403757A

    公开(公告)日:2014-01-16

    申请号:TW102124132

    申请日:2013-07-05

    IPC分类号: H01L21/768 H01L21/66

    摘要: 本發明揭露關於形成具有一或更多個矽通孔(through silicon via,TSV)特徵之IC結構之積體電路製造方法及其實施方式。該積體電路製造方法包括:執行複數個處理步驟;由該複數個處理步驟收集實體量測資料(physical metrology data);基於該實體量測資料,由該複數個處理步驟收集虛擬量測資料(virtual metrology data);基於該實體量測資料及該虛擬量測資料,產生積體電路結構之良率預測;及基於該良率預測,鑑別在一稍早處理步驟(an earlier processing step)中之一動作。

    简体摘要: 本发明揭露关于形成具有一或更多个硅通孔(through silicon via,TSV)特征之IC结构之集成电路制造方法及其实施方式。该集成电路制造方法包括:运行复数个处理步骤;由该复数个处理步骤收集实体量测数据(physical metrology data);基于该实体量测数据,由该复数个处理步骤收集虚拟量测数据(virtual metrology data);基于该实体量测数据及该虚拟量测数据,产生集成电路结构之良率预测;及基于该良率预测,鉴别在一稍早处理步骤(an earlier processing step)中之一动作。