公开(公告)号：TWI559496B

公开(公告)日：2016-11-21

申请号：TW102149400

申请日：2013-12-31

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LIMITED

Inventor： 洪照俊 ,  HORNG, JAW JUINN ,  葉人豪 ,  YEH, JEN HAO ,  楊富智 ,  YANG, FU CHIH ,  陳重輝 ,  CHEN, CHUNG HUI

IPC: H01L27/02 ,  H01L23/60 ,  H01L29/78

CPC classification number: H01L21/76 ,  H01L21/761 ,  H01L29/02 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1083 ,  H01L29/7816

公开(公告)号：TW201434135A

公开(公告)日：2014-09-01

申请号：TW102149400

申请日：2013-12-31

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING COMPANY LIMITED

Inventor： 洪照俊 ,  HORNG, JAW JUINN ,  葉人豪 ,  YEH, JEN HAO ,  楊富智 ,  YANG, FU CHIH ,  陳重輝 ,  CHEN, CHUNG HUI

IPC: H01L27/02 ,  H01L23/60 ,  H01L29/78

CPC classification number: H01L21/76 ,  H01L21/761 ,  H01L29/02 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/1083 ,  H01L29/7816

Abstract: 提供了一種用於半導體結構的保護結構。該保護結構包括第一保護環、第二保護環以及第三保護環。該第一保護環具有第一導電性類型。該第二保護環具有第二導電性類型，並圍繞該第一保護環。該第三保護環具有該第一導電性類型，並圍繞該第二保護環，其中該第一、第二以及第三保護環接地。也提供了一種形成用於半導體佈局圖案的保護佈局圖案的方法。

Abstract in simplified Chinese: 提供了一种用于半导体结构的保护结构。该保护结构包括第一保护环、第二保护环以及第三保护环。该第一保护环具有第一导电性类型。该第二保护环具有第二导电性类型，并围绕该第一保护环。该第三保护环具有该第一导电性类型，并围绕该第二保护环，其中该第一、第二以及第三保护环接地。也提供了一种形成用于半导体布局图案的保护布局图案的方法。

公开(公告)号：TWI560881B

公开(公告)日：2016-12-01

申请号：TW102121684

申请日：2013-06-19

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蘇如意 ,  SU, RU YI ,  楊富智 ,  YANG, FU CHIH ,  蔡俊琳 ,  TSAI, CHUN LIN ,  霍克孝 ,  HUO, KER HSIAO ,  葉人豪 ,  YEH, JEN HAO ,  許竣爲 ,  HSU, CHUN WEI

IPC: H01L29/78 ,  H01L21/28

CPC classification number: H01L27/0629

公开(公告)号：TWI488299B

公开(公告)日：2015-06-11

申请号：TW102116331

申请日：2013-05-08

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 葉人豪 ,  YEH, JEN HAO ,  鄭志昌 ,  CHENG, CHIH CHANG ,  蘇如意 ,  SU, RU YI ,  霍克孝 ,  HUO, KER HSIAO ,  陳柏智 ,  CHEN, PO CHIH ,  楊富智 ,  YANG, FU CHIH ,  蔡俊琳 ,  TSAI, CHUN LIN

IPC: H01L29/73 ,  H01L29/40

CPC classification number: H01L29/7832 ,  H01L29/0692 ,  H01L29/404 ,  H01L29/41758 ,  H01L29/42356 ,  H01L29/66893 ,  H01L29/66901 ,  H01L29/808 ,  H03K17/223

公开(公告)号：TW201407776A

公开(公告)日：2014-02-16

申请号：TW102126223

申请日：2013-07-23

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 黃敬源 ,  WONG, KING-YUEN ,  游承儒 ,  YU, CHEN JU ,  姚福偉 ,  YAO, FU WEI ,  余俊磊 ,  YU, JIUN LEI ,  陳柏智 ,  CHEN, PO CHIH ,  楊富智 ,  YANG, FU CHIH

IPC: H01L29/778 ,  H01L21/28

CPC classification number: H01L29/66462 ,  H01L29/2003 ,  H01L29/7787

Abstract: 本發明提供一種高電子移動率電晶體，包括：一第一III-V族化合物層；一第二III-V族化合物層設置於前述第一III-V族化合物層之上並與前述第一III-V族化合物層之組成不同，前述第二III-V族化合物層具有一上表面；一源極特徵與一汲極特徵設置於前述第二III-V族化合物層之上；一閘極設置於前述源極特徵與前述汲極特徵間的前述第二III-V族化合物層上方；一含氟區域內埋於前述閘極下前述該第二III-V族化合物層中，其中前述含氟區域具有一下表面，其低於前述第二III-V族化合物層之上表面；以及一閘介電層設置於至少一部分之前述閘極下且在前述含氟區域上方。本發明亦提供前述高電子移動率電晶體的形成方法。

Abstract in simplified Chinese: 本发明提供一种高电子移动率晶体管，包括：一第一III-V族化合物层；一第二III-V族化合物层设置于前述第一III-V族化合物层之上并与前述第一III-V族化合物层之组成不同，前述第二III-V族化合物层具有一上表面；一源极特征与一汲极特征设置于前述第二III-V族化合物层之上；一闸极设置于前述源极特征与前述汲极特征间的前述第二III-V族化合物层上方；一含氟区域内埋于前述闸极下前述该第二III-V族化合物层中，其中前述含氟区域具有一下表面，其低于前述第二III-V族化合物层之上表面；以及一闸介电层设置于至少一部分之前述闸极下且在前述含氟区域上方。本发明亦提供前述高电子移动率晶体管的形成方法。

公开(公告)号：TWI512825B

公开(公告)日：2015-12-11

申请号：TW100125076

申请日：2011-07-15

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 蘇如意 ,  SU, RU YI ,  楊富智 ,  YANG, FU CHIH ,  蔡俊琳 ,  TSAI, CHUN LIN ,  鄭志昌 ,  CHENG, CHIH CHANG ,  柳瑞興 ,  LIU, RUEY HSIN

IPC: H01L21/3205 ,  H01L29/8605

CPC classification number: H01L28/20 ,  H01L27/0207 ,  H01L27/0802

公开(公告)号：TWI470844B

公开(公告)日：2015-01-21

申请号：TW101119914

申请日：2012-06-04

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 夏守禮 ,  HSIA, SHOULI STEVE ,  余致廣 ,  YU, CHIH KUANG ,  傅文鍵 ,  FU, KEN WEN CHIEN ,  郭鴻毅 ,  KUO, HUNG YI ,  高弘昭 ,  KAO, HUNG CHAO ,  吳銘峰 ,  WU, MING FENG ,  楊富智 ,  YANG, FU CHIH

IPC: H01L33/62

CPC classification number: H01L33/0008 ,  H01L27/15 ,  H01L33/0004 ,  H01L33/005 ,  H01L33/62

公开(公告)号：TW201301590A

公开(公告)日：2013-01-01

申请号：TW101119914

申请日：2012-06-04

Applicant: 台灣積體電路製造股份有限公司 ,  TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.

Inventor： 夏守禮 ,  HSIA, SHOULI STEVE ,  余致廣 ,  YU, CHIH KUANG ,  傅文鍵 ,  FU, KEN WEN CHIEN ,  郭鴻毅 ,  KUO, HUNG YI ,  高弘昭 ,  KAO, HUNG CHAO ,  吳銘峰 ,  WU, MING FENG ,  楊富智 ,  YANG, FU CHIH

IPC: H01L33/62

CPC classification number: H01L33/0008 ,  H01L27/15 ,  H01L33/0004 ,  H01L33/005 ,  H01L33/62

Abstract: 本發明之一實施例，提供一種發光二極體結構，包括：一第一摻質區；一介電層，位於該第一摻質區之頂部；一接合墊層，位於該介電層之一第一部分之頂部，該接合墊層電性連接至該第一摻質區；以及一發光二極體層，具有一第一發光二極體區與一第二發光二極體區，該第一發光二極體區電性連接該接合墊層。

Abstract in simplified Chinese: 本发明之一实施例，提供一种发光二极管结构，包括：一第一掺质区；一介电层，位于该第一掺质区之顶部；一接合垫层，位于该介电层之一第一部分之顶部，该接合垫层电性连接至该第一掺质区；以及一发光二极管层，具有一第一发光二极管区与一第二发光二极管区，该第一发光二极管区电性连接该接合垫层。

公开(公告)号：TW201246385A

公开(公告)日：2012-11-16

申请号：TW100125076

申请日：2011-07-15

Applicant: 台灣積體電路製造股份有限公司

Inventor： 蘇如意 ,  楊富智 ,  蔡俊琳 ,  鄭志昌 ,  柳瑞興

IPC: H01L

CPC classification number: H01L28/20 ,  H01L27/0207 ,  H01L27/0802

Abstract: 本發明提出一高壓半導體元件。該半導體元件包括一摻雜井區，位於具有相反摻雜極性的基底內。該半導體元件包括一介電結構，位於該摻雜井區之上。該摻雜井區與該介電結構鄰接的一部份相較於該摻雜井區的其餘部份具有較高的摻雜濃度。該半導體元件包括一細長的多晶矽結構，具有一長度L。該摻雜井區與該介電結構相鄰接之該部份與該細長的多晶矽結構中一區段電性耦合，其中該區段與該細長的多晶矽結構之一中央點之間沿著該細長的多晶矽結構具有一預定距離。該預定距離之範圍為0*L至0.1*L之間。

Abstract in simplified Chinese: 本发明提出一高压半导体组件。该半导体组件包括一掺杂井区，位于具有相反掺杂极性的基底内。该半导体组件包括一介电结构，位于该掺杂井区之上。该掺杂井区与该介电结构邻接的一部份相较于该掺杂井区的其余部份具有较高的掺杂浓度。该半导体组件包括一细长的多晶硅结构，具有一长度L。该掺杂井区与该介电结构相邻接之该部份与该细长的多晶硅结构中一区段电性耦合，其中该区段与该细长的多晶硅结构之一中央点之间沿着该细长的多晶硅结构具有一预定距离。该预定距离之范围为0*L至0.1*L之间。

公开(公告)号：TW201230344A

公开(公告)日：2012-07-16

申请号：TW100108673

申请日：2011-03-15

Applicant: 台灣積體電路製造股份有限公司

Inventor： 蘇如意 ,  楊富智 ,  蔡俊琳 ,  霍克孝 ,  鄭志昌 ,  柳瑞興

IPC: H01L

CPC classification number: H01L29/7835 ,  H01L27/088 ,  H01L29/0692 ,  H01L29/0696 ,  H01L29/404 ,  H01L29/42368 ,  H01L29/4238 ,  H01L29/7816 ,  H01L29/861

Abstract: 本發明提供之元件,含有第一與第二重摻雜區於半導體基板中。半導體基板中形成有至少部份的絕緣區,且絕緣區鄰接第一與第二重摻雜區。閘極介電層係形成於半導體基板上,且部份閘極介電層位於部份的絕緣區上。閘極介電層上形成有閘極。浮置導體位於絕緣區上並與絕緣區垂直重疊。部份的金屬線路位於部份的浮置導體上並垂直重疊部份的浮置導體,其中金屬線路耦接至第二重摻雜區並負載其電壓。

Abstract in simplified Chinese: 本发明提供之组件,含有第一与第二重掺杂区于半导体基板中。半导体基板中形成有至少部份的绝缘区,且绝缘区邻接第一与第二重掺杂区。闸极介电层系形成于半导体基板上,且部份闸极介电层位于部份的绝缘区上。闸极介电层上形成有闸极。浮置导体位于绝缘区上并与绝缘区垂直重叠。部份的金属线路位于部份的浮置导体上并垂直重叠部份的浮置导体,其中金属线路耦接至第二重掺杂区并负载其电压。