多晶片封裝模組
    1.
    发明专利
    多晶片封裝模組 有权
    多芯片封装模块

    公开(公告)号:TW587315B

    公开(公告)日:2004-05-11

    申请号:TW092106588

    申请日:2003-03-25

    IPC: H01L

    Abstract: 一種多晶片封裝模組,至少包含一第一晶片、一基板、一第二晶片、複數條導線與一封裝材料。第一晶片具有一主動表面、複數個打線焊墊,且打線焊墊係配設於主動表面。基板係具有一上表面、一下表面與至少一狹長孔,其中第一晶片係以主動表面配設在基板之下表面,且於狹長孔係暴露出打線焊墊。導線係電性連接打線焊墊與基板之上表面。第二晶片係配設於基板之上表面,且第二晶片與基板之上表面電性連接。以及封裝材料係包覆第一晶片、第二晶片、導線、基板之上表面與下表面。伍、(一)、本案代表圖為:第 3 圖
    (二)、本案代表圖之元件代表符號簡單說明:300:多晶片封裝模組 310:基板 312a:上表面312b:下表面 314:打線接點 316:凸塊接點322a、322b:晶片配置區 324:狹長孔 330、350、410:晶片 332a、352a:晶片主動表面332b、352b:背面 334:打線焊墊 354:凸塊焊墊356:凸塊 370:封裝材料 380:導線 390:焊墊 392:焊球

    Abstract in simplified Chinese: 一种多芯片封装模块,至少包含一第一芯片、一基板、一第二芯片、复数条导线与一封装材料。第一芯片具有一主动表面、复数个打线焊垫,且打线焊垫系配设于主动表面。基板系具有一上表面、一下表面与至少一狭长孔,其中第一芯片系以主动表面配设在基板之下表面,且于狭长孔系暴露出打线焊垫。导线系电性连接打线焊垫与基板之上表面。第二芯片系配设于基板之上表面,且第二芯片与基板之上表面电性连接。以及封装材料系包覆第一芯片、第二芯片、导线、基板之上表面与下表面。伍、(一)、本案代表图为:第 3 图 (二)、本案代表图之组件代表符号简单说明:300:多芯片封装模块 310:基板 312a:上表面312b:下表面 314:打线接点 316:凸块接点322a、322b:芯片配置区 324:狭长孔 330、350、410:芯片 332a、352a:芯片主动表面332b、352b:背面 334:打线焊垫 354:凸块焊垫356:凸块 370:封装材料 380:导线 390:焊垫 392:焊球

    晶片封裝結構、封裝基板及其製造方法 CHIP PACKAGE STRUCTURE, PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF
    2.
    发明专利
    晶片封裝結構、封裝基板及其製造方法 CHIP PACKAGE STRUCTURE, PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF 有权
    芯片封装结构、封装基板及其制造方法 CHIP PACKAGE STRUCTURE, PACKAGE SUBSTRATE AND MANUFACTURING METHOD THEREOF

    公开(公告)号:TWI242855B

    公开(公告)日:2005-11-01

    申请号:TW093130958

    申请日:2004-10-13

    IPC: H01L

    Abstract: 一種封裝基板,其係適於承載一晶片,而晶片具有多個凸塊。封裝基板包括基板、介層體(interposer)、介電層與第三線路層。基板具有第一線路層,其係配置於基板之表面上。介層體係配置於基板之表面上,而介層體具有第二線路層,其係配置於介層體之表面上。第二線路層包括多個接墊與多個導線,其中導線分別係與接墊電性連接,且接墊的位置係分別對應至凸塊的位置。介電層係配置於基板上與介層體的周緣,並連接介層體。第三線路層係配置於部分介電層上,而第三線路層係電性連接至第二線路層與第一線路層。

    Abstract in simplified Chinese: 一种封装基板,其系适于承载一芯片,而芯片具有多个凸块。封装基板包括基板、介层体(interposer)、介电层与第三线路层。基板具有第一线路层,其系配置于基板之表面上。介层体系配置于基板之表面上,而介层体具有第二线路层,其系配置于介层体之表面上。第二线路层包括多个接垫与多个导线,其中导线分别系与接垫电性连接,且接垫的位置系分别对应至凸块的位置。介电层系配置于基板上与介层体的周缘,并连接介层体。第三线路层系配置于部分介电层上,而第三线路层系电性连接至第二线路层与第一线路层。

Patent Agency Ranking