-
公开(公告)号：TWI527190B
公开(公告)日：2016-03-21
申请号：TW103127854
申请日：2008-12-04
发明人： 篠原稔 , SHINOHARA, MINORU , 荒木誠 , ARAKI, MAKOTO , 杉山道昭 , SUGIYAMA, MICHIAKI
CPC分类号： G06F1/185 , G11C5/02 , G11C5/063 , H01L23/5388 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/97 , H01L25/0657 , H01L25/18 , H01L2224/05553 , H01L2224/05554 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48225 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06527 , H01L2225/06562 , H01L2225/06572 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/30105 , H01L2924/00014 , H01L2224/85 , H01L2924/00 , H01L2924/00012
-
公开(公告)号：TW201507100A
公开(公告)日：2015-02-16
申请号：TW103127854
申请日：2008-12-04
发明人： 篠原稔 , SHINOHARA, MINORU , 荒木誠 , ARAKI, MAKOTO , 杉山道昭 , SUGIYAMA, MICHIAKI
CPC分类号： G06F1/185 , G11C5/02 , G11C5/063 , H01L23/5388 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/97 , H01L25/0657 , H01L25/18 , H01L2224/05553 , H01L2224/05554 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48225 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06527 , H01L2225/06562 , H01L2225/06572 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/30105 , H01L2924/00014 , H01L2224/85 , H01L2924/00 , H01L2924/00012
摘要： 本發明在具備於配線基板上積層有記憶體晶片及控制器晶片之封裝構造之半導體裝置中，使連接記憶體晶片與控制器晶片之配線之自由度提高。記憶卡1A具備配線基板2、積層於其主面上的4片記憶體晶片M1~M4、以及安裝於最上層之記憶體晶片M4表面上的控制器晶片3及中介基板4。記憶體晶片M1~M4各自以使其長邊朝向與配線基板2之長邊相同方向的狀態積層於配線基板2之表面上。最下層之記憶體晶片M1以不與配線基板2之焊墊9重疊之方式，而以朝記憶卡1A之前端部方向錯開特定距離之狀態安裝於配線基板2上。積層於記憶體晶片M1上的3片記憶體晶片M2~M4係配置成形成有焊墊6之側之短邊位於記憶卡1A之前端部。
简体摘要： 本发明在具备于配线基板上积层有内存芯片及控制器芯片之封装构造之半导体设备中，使连接内存芯片与控制器芯片之配线之自由度提高。记忆卡1A具备配线基板2、积层于其主面上的4片内存芯片M1~M4、以及安装于最上层之内存芯片M4表面上的控制器芯片3及中介基板4。内存芯片M1~M4各自以使其长边朝向与配线基板2之长边相同方向的状态积层于配线基板2之表面上。最下层之内存芯片M1以不与配线基板2之焊垫9重叠之方式，而以朝记忆卡1A之前端部方向错开特定距离之状态安装于配线基板2上。积层于内存芯片M1上的3片内存芯片M2~M4系配置成形成有焊垫6之侧之短边位于记忆卡1A之前端部。
-
公开(公告)号：TWI584445B
公开(公告)日：2017-05-21
申请号：TW105101796
申请日：2008-12-04
发明人： 篠原稔 , SHINOHARA, MINORU , 荒木誠 , ARAKI, MAKOTO , 杉山道昭 , SUGIYAMA, MICHIAKI
CPC分类号： G06F1/185 , G11C5/02 , G11C5/063 , H01L23/5388 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/97 , H01L25/0657 , H01L25/18 , H01L2224/05553 , H01L2224/05554 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48225 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06527 , H01L2225/06562 , H01L2225/06572 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/30105 , H01L2924/00014 , H01L2224/85 , H01L2924/00 , H01L2924/00012
-
公开(公告)号：TW201616633A
公开(公告)日：2016-05-01
申请号：TW105101796
申请日：2008-12-04
发明人： 篠原稔 , SHINOHARA, MINORU , 荒木誠 , ARAKI, MAKOTO , 杉山道昭 , SUGIYAMA, MICHIAKI
CPC分类号： G06F1/185 , G11C5/02 , G11C5/063 , H01L23/5388 , H01L24/45 , H01L24/48 , H01L24/49 , H01L24/97 , H01L25/0657 , H01L25/18 , H01L2224/05553 , H01L2224/05554 , H01L2224/45144 , H01L2224/48091 , H01L2224/48137 , H01L2224/48145 , H01L2224/48225 , H01L2224/48227 , H01L2224/49171 , H01L2224/49175 , H01L2224/97 , H01L2225/06506 , H01L2225/0651 , H01L2225/06527 , H01L2225/06562 , H01L2225/06572 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01014 , H01L2924/01023 , H01L2924/01033 , H01L2924/01047 , H01L2924/01079 , H01L2924/01082 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/1815 , H01L2924/19041 , H01L2924/30105 , H01L2924/00014 , H01L2224/85 , H01L2924/00 , H01L2924/00012
摘要： 本發明在具備於配線基板上積層有記憶體晶片及控制器晶片之封裝構造之半導體裝置中，使連接記憶體晶片與控制器晶片之配線之自由度提高。記憶卡1A具備配線基板2、積層於其主面上的4片記憶體晶片M1~M4、以及安裝於最上層之記憶體晶片M4表面上的控制器晶片3及中介基板4。記憶體晶片M1~M4各自以使其長邊朝向與配線基板2之長邊相同方向的狀態積層於配線基板2之表面上。最下層之記憶體晶片M1以不與配線基板2之焊墊9重疊之方式，而以朝記憶卡1A之前端部方向錯開特定距離之狀態安裝於配線基板2上。積層於記憶體晶片M1上的3片記憶體晶片M2~M4係配置成形成有焊墊6之側之短邊位於記憶卡1A之前端部。
简体摘要： 本发明在具备于配线基板上积层有内存芯片及控制器芯片之封装构造之半导体设备中，使连接内存芯片与控制器芯片之配线之自由度提高。记忆卡1A具备配线基板2、积层于其主面上的4片内存芯片M1~M4、以及安装于最上层之内存芯片M4表面上的控制器芯片3及中介基板4。内存芯片M1~M4各自以使其长边朝向与配线基板2之长边相同方向的状态积层于配线基板2之表面上。最下层之内存芯片M1以不与配线基板2之焊垫9重叠之方式，而以朝记忆卡1A之前端部方向错开特定距离之状态安装于配线基板2上。积层于内存芯片M1上的3片内存芯片M2~M4系配置成形成有焊垫6之侧之短边位于记忆卡1A之前端部。
-
-
-
搜索结果
4 条记录 (耗时 0.015 秒)
