封裝結構及其製法
    2.
    发明专利
    封裝結構及其製法 审中-公开
    封装结构及其制法

    公开(公告)号:TW201701418A

    公开(公告)日:2017-01-01

    申请号:TW104120479

    申请日:2015-06-25

    IPC分类号: H01L23/28 H01L23/34 H01L21/56

    摘要: 一種封裝結構,係包括:基板、設於該基板上之第一電子元件與第二電子元件、設於該第二電子元件上之散熱板、以及包覆該散熱板、第一與第二電子元件之封裝層,其中,該第一電子元件之高度係高於該第二電子元件之高度,且該第一電子元件之高度係等於該第二電子元件與該散熱板之總高度,而該散熱板之表面與該第一電子元件之表面外露於該封裝層,以令該第一電子元件達到散熱之目的,且令該第二電子元件利用該散熱板而達到散熱之目的。本發明復提供該封裝結構之製法。

    简体摘要: 一种封装结构,系包括:基板、设于该基板上之第一电子组件与第二电子组件、设于该第二电子组件上之散热板、以及包覆该散热板、第一与第二电子组件之封装层,其中,该第一电子组件之高度系高于该第二电子组件之高度,且该第一电子组件之高度系等于该第二电子组件与该散热板之总高度,而该散热板之表面与该第一电子组件之表面外露于该封装层,以令该第一电子组件达到散热之目的,且令该第二电子组件利用该散热板而达到散热之目的。本发明复提供该封装结构之制法。

    中介板及其電性測試方法
    5.
    发明专利
    中介板及其電性測試方法 审中-公开
    中介板及其电性测试方法

    公开(公告)号:TW201340799A

    公开(公告)日:2013-10-01

    申请号:TW101109806

    申请日:2012-03-22

    IPC分类号: H05K1/18 H05K3/46 H01L21/66

    摘要: 一種中介板及其電性測試方法,該中介板係包括:基材、複數導電通孔與第一可移除式電性連接結構,該基材係具有相對之第一表面與第二表面,該第一表面與第二表面係分別具有複數第一電性連接墊與第二電性連接墊,而該等導電通孔係設於該基材中,且貫穿該基材之第一表面與第二表面,該導電通孔之兩端係分別電性連接該第一電性連接墊與第二電性連接墊,該第一可移除式電性連接結構則形成於該第一表面上,以令部分該等第一電性連接墊之間電性導通。本發明能有效測試中介板的電性。

    简体摘要: 一种中介板及其电性测试方法,该中介板系包括:基材、复数导电通孔与第一可移除式电性连接结构,该基材系具有相对之第一表面与第二表面,该第一表面与第二表面系分别具有复数第一电性连接垫与第二电性连接垫,而该等导电通孔系设于该基材中,且贯穿该基材之第一表面与第二表面,该导电通孔之两端系分别电性连接该第一电性连接垫与第二电性连接垫,该第一可移除式电性连接结构则形成于该第一表面上,以令部分该等第一电性连接垫之间电性导通。本发明能有效测试中介板的电性。

    具有微探針之半導體裝置及其製法
    9.
    发明专利
    具有微探針之半導體裝置及其製法 审中-公开
    具有微探针之半导体设备及其制法

    公开(公告)号:TW201413250A

    公开(公告)日:2014-04-01

    申请号:TW101134234

    申请日:2012-09-19

    IPC分类号: G01R1/073 G01R3/00

    摘要: 一種具有微探針之半導體裝置及其製法,該半導體裝置係包括:基板,係具有相對之第一表面與第二表面;第一線路層,係形成於該基板之第一表面上;第一介電層,係形成於該基板之第一表面與該第一線路層上,並具有外露該第一線路層之第一開孔;第二線路層,係形成於該第一介電層上與該第一開孔中;絕緣緩衝層,係形成於該第一介電層與該第二線路層上,且具有至少一外露該第二線路層之絕緣緩衝層開孔;第三線路層,係形成於該絕緣緩衝層上與該絕緣緩衝層開孔中;第二介電層,係形成於該絕緣緩衝層與該第三線路層上,且具有至少一外露該第三線路層之第二開孔;以及微探針,係設於該第二介電層之第二開孔中。本發明之半導體裝置結構係可有效緩衝微探針所受外力並避免彈性疲勞。

    简体摘要: 一种具有微探针之半导体设备及其制法,该半导体设备系包括:基板,系具有相对之第一表面与第二表面;第一线路层,系形成于该基板之第一表面上;第一介电层,系形成于该基板之第一表面与该第一线路层上,并具有外露该第一线路层之第一开孔;第二线路层,系形成于该第一介电层上与该第一开孔中;绝缘缓冲层,系形成于该第一介电层与该第二线路层上,且具有至少一外露该第二线路层之绝缘缓冲层开孔;第三线路层,系形成于该绝缘缓冲层上与该绝缘缓冲层开孔中;第二介电层,系形成于该绝缘缓冲层与该第三线路层上,且具有至少一外露该第三线路层之第二开孔;以及微探针,系设于该第二介电层之第二开孔中。本发明之半导体设备结构系可有效缓冲微探针所受外力并避免弹性疲劳。