公开(公告)号：US20110136290A1

公开(公告)日：2011-06-09

申请号：US12959995

申请日：2010-12-03

申请人： Ki-Hyung KO ,  Byoung-Moon Yoon ,  Won-Jun Lee ,  Joon-Sang Park ,  Jun-Youl Yang ,  Seung-Ho Park ,  Myung-Jung Pyo

发明人： Ki-Hyung KO ,  Byoung-Moon Yoon ,  Won-Jun Lee ,  Joon-Sang Park ,  Jun-Youl Yang ,  Seung-Ho Park ,  Myung-Jung Pyo

IPC分类号： H01L21/306 ,  H01L21/20

CPC分类号： H01L27/14689 ,  H01L27/1464 ,  H01L27/14685

摘要： In an etching method, a thin layer is formed on a first surface of a first substrate doped with first impurities having a first doping concentration. The thin layer is doped with second impurities having a second doping concentration lower than the first doping concentration. A second substrate is formed on the thin layer. A second surface of the first substrate is polished. The polished first substrate is cleaned using a cleaning solution including ammonia and deionized water. The cleaned first substrate is etched to expose the thin layer.

摘要翻译： 在蚀刻方法中，在掺杂有具有第一掺杂浓度的第一杂质的第一衬底的第一表面上形成薄层。 该薄层掺杂有具有低于第一掺杂浓度的第二掺杂浓度的第二杂质。 第二衬底形成在薄层上。 抛光第一衬底的第二表面。 使用包括氨和去离子水的清洁溶液清洁抛光的第一衬底。 蚀刻清洁的第一衬底以暴露薄层。

公开(公告)号：US08822287B2

公开(公告)日：2014-09-02

申请号：US13313754

申请日：2011-12-07

申请人： Hyo-Jung Kim ,  Ki-hyun Hwang ,  Kyung-Hyun Kim ,  Han-Mei Choi ,  Dong-Chul Yoo ,  Chan-Jin Park ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Chang-Sup Mun

发明人： Hyo-Jung Kim ,  Ki-hyun Hwang ,  Kyung-Hyun Kim ,  Han-Mei Choi ,  Dong-Chul Yoo ,  Chan-Jin Park ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Chang-Sup Mun

IPC分类号： H01L21/336

CPC分类号： H01L21/31053 ,  H01L21/3212 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

摘要： Methods of manufacturing semiconductor devices include forming an integrated structure and a first stopping layer pattern in a first region. A first insulating interlayer and a second stopping layer are formed. A second preliminary insulating interlayer is formed by partially etching the second stopping layer and the first insulating interlayer in the first region. A first polishing is performed to remove a protruding portion. A second polishing is performed to expose the first and second stopping layer patterns.

摘要翻译： 制造半导体器件的方法包括在第一区域中形成集成结构和第一停止层图案。 形成第一绝缘层和第二阻挡层。 通过部分蚀刻第一区域中的第二阻挡层和第一绝缘中间层来形成第二初步绝缘中间层。 执行第一次抛光以去除突出部分。 执行第二抛光以暴露第一和第二停止层图案。

公开(公告)号：US08664101B2

公开(公告)日：2014-03-04

申请号：US13596621

申请日：2012-08-28

申请人： Hyo-Jung Kim ,  Dae-Hong Eom ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Kyung-Hyun Kim

发明人： Hyo-Jung Kim ,  Dae-Hong Eom ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Kyung-Hyun Kim

IPC分类号： H01L21/3205 ,  H01L21/4763

CPC分类号： H01L27/11582 ,  H01L27/11573 ,  H01L29/7926

摘要： A first insulating interlayer is formed on a substrate including first and second regions. The first insulating interlayer has top surface, a height of which is greater in the first region than in the second region. A first planarization stop layer and a second insulating interlayer are formed. The second insulating interlayer is planarized until the first planarization stop layer is exposed. The first planarization stop layer and the first and second insulating interlayers in the second region are removed to expose the substrate. A lower mold structure including first insulation layer patterns, first sacrificial layer patterns and a second planarization stop layer pattern is formed. The first insulation layer patterns and the first sacrificial layer patterns are alternately and repeatedly formed on the substrate, and a second planarization stop layer pattern is formed on the first insulation layer pattern.

摘要翻译： 在包括第一和第二区域的基板上形成第一绝缘中间层。 第一绝缘中间层具有顶表面，其高度在第一区域中大于在第二区域中的高度。 形成第一平坦化停止层和第二绝缘夹层。 平面化第二绝缘层，直到第一平坦化停止层露出。 去除第二区域中的第一平坦化停止层和第一和第二绝缘夹层以露出衬底。 形成包括第一绝缘层图案，第一牺牲层图案和第二平坦化停止层图案的下模具结构。 第一绝缘层图案和第一牺牲层图案在基板上交替重复地形成，并且在第一绝缘层图案上形成第二平坦化停止层图案。

公开(公告)号：US20120149185A1

公开(公告)日：2012-06-14

申请号：US13313754

申请日：2011-12-07

申请人： Hyo-Jung Kim ,  Ki-Hyun Hwang ,  Kyung-Hyun Kim ,  Han-Mei Choi ,  Dong-Chul Yoo ,  Chan-Jin Park ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Chang-Sup Mun

发明人： Hyo-Jung Kim ,  Ki-Hyun Hwang ,  Kyung-Hyun Kim ,  Han-Mei Choi ,  Dong-Chul Yoo ,  Chan-Jin Park ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Chang-Sup Mun

IPC分类号： H01L21/3205 ,  H01L21/311

CPC分类号： H01L21/31053 ,  H01L21/3212 ,  H01L27/11573 ,  H01L27/11575 ,  H01L27/11582

摘要： Methods of manufacturing semiconductor devices include forming an integrated structure and a first stopping layer pattern in a first region. A first insulating interlayer and a second stopping layer are formed. A second preliminary insulating interlayer is formed by partially etching the second stopping layer and the first insulating interlayer in the first region. A first polishing is performed to remove a protruding portion. A second polishing is performed to expose the first and second stopping layer patterns.

摘要翻译： 制造半导体器件的方法包括在第一区域中形成集成结构和第一停止层图案。 形成第一绝缘层和第二阻挡层。 通过部分蚀刻第一区域中的第二阻挡层和第一绝缘中间层来形成第二初步绝缘中间层。 执行第一次抛光以去除突出部分。 执行第二抛光以暴露第一和第二停止层图案。

公开(公告)号：US20130065386A1

公开(公告)日：2013-03-14

申请号：US13596621

申请日：2012-08-28

申请人： Hyo-Jung Kim ,  Dae-Hong Eom ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Kyung-Hyun Kim

发明人： Hyo-Jung Kim ,  Dae-Hong Eom ,  Jong-Heun Lim ,  Myung-Jung Pyo ,  Byoung-Moon Yoon ,  Kyung-Hyun Kim

IPC分类号： H01L21/336

CPC分类号： H01L27/11582 ,  H01L27/11573 ,  H01L29/7926

摘要： A first insulating interlayer is formed on a substrate including first and second regions. The first insulating interlayer has top surface, a height of which is greater in the first region than in the second region. A first planarization stop layer and a second insulating interlayer are formed. The second insulating interlayer is planarized until the first planarization stop layer is exposed. The first planarization stop layer and the first and second insulating interlayers in the second region are removed to expose the substrate. A lower mold structure including first insulation layer patterns, first sacrificial layer patterns and a second planarization stop layer pattern is formed. The first insulation layer patterns and the first sacrificial layer patterns are alternately and repeatedly formed on the substrate, and a second planarization stop layer pattern is formed on the first insulation layer pattern.

摘要翻译： 在包括第一和第二区域的基板上形成第一绝缘中间层。 第一绝缘中间层具有顶表面，其高度在第一区域中大于在第二区域中的高度。 形成第一平坦化停止层和第二绝缘夹层。 平面化第二绝缘层，直到第一平坦化停止层露出。 去除第二区域中的第一平坦化停止层和第一和第二绝缘夹层以露出衬底。 形成包括第一绝缘层图案，第一牺牲层图案和第二平坦化停止层图案的下模具结构。 第一绝缘层图案和第一牺牲层图案在基板上交替重复地形成，并且在第一绝缘层图案上形成第二平坦化停止层图案。

公开(公告)号：US08168509B2

公开(公告)日：2012-05-01

申请号：US12959995

申请日：2010-12-03

申请人： Ki-Hyung Ko ,  Byoung-Moon Yoon ,  Won-Jun Lee ,  Joon-Sang Park ,  Jun-Youl Yang ,  Seung-Ho Park ,  Myung-Jung Pyo

发明人： Ki-Hyung Ko ,  Byoung-Moon Yoon ,  Won-Jun Lee ,  Joon-Sang Park ,  Jun-Youl Yang ,  Seung-Ho Park ,  Myung-Jung Pyo

IPC分类号： H01L21/30

CPC分类号： H01L27/14689 ,  H01L27/1464 ,  H01L27/14685

摘要： In an etching method, a thin layer is formed on a first surface of a first substrate doped with first impurities having a first doping concentration. The thin layer is doped with second impurities having a second doping concentration lower than the first doping concentration. A second substrate is formed on the thin layer. A second surface of the first substrate is polished. The polished first substrate is cleaned using a cleaning solution including ammonia and deionized water. The cleaned first substrate is etched to expose the thin layer.

摘要翻译： 在蚀刻方法中，在掺杂有具有第一掺杂浓度的第一杂质的第一衬底的第一表面上形成薄层。 该薄层掺杂有具有低于第一掺杂浓度的第二掺杂浓度的第二杂质。 第二衬底形成在薄层上。 抛光第一衬底的第二表面。 使用包括氨和去离子水的清洁溶液清洁抛光的第一衬底。 蚀刻清洁的第一衬底以暴露薄层。