公开(公告)号：US5930673A

公开(公告)日：1999-07-27

申请号：US418122

申请日：1995-04-06

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Yih-Shung Lin ,  Girish A. Dixit ,  Che-Chia Wei

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Yih-Shung Lin ,  Girish A. Dixit ,  Che-Chia Wei

IPC分类号： H01L21/28 ,  C23C16/02 ,  C23C16/20 ,  H01L21/285 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/485 ,  H01L23/532 ,  H01L21/283

CPC分类号： H01L21/76843 ,  C23C16/0281 ,  C23C16/20 ,  H01L21/28512 ,  H01L21/32051 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53223 ,  H01L2924/0002

摘要： A method is provided for depositing aluminum thin film layers to form contacts in a semiconductor integrated circuit device. All or some of the deposition process occurs at relatively low deposition rates at a temperature which allows improved surface migration of the deposited aluminum atoms. Aluminum deposited under these conditions tends to fill contact vias without the formation of voids. The low temperature deposition step can be initiated by depositing aluminum while a wafer containing the integrated circuit device is being heated from cooler temperatures within the deposition chamber.

摘要翻译： 提供了一种用于在半导体集成电路器件中沉积铝薄膜层以形成接触的方法。 所有或一些沉积过程在允许改善沉积的铝原子的表面迁移的温度下以相对较低的沉积速率进行。 在这些条件下沉积的铝倾向于填充接触孔而不形成空隙。 低温沉积步骤可以通过沉积铝来开始，而包含集成电路器件的晶片正在从沉积室内的较冷的温度加热。

公开(公告)号：US5108951A

公开(公告)日：1992-04-28

申请号：US609883

申请日：1990-11-05

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Yih-Shung Lin ,  Girish A. Dixit ,  Che-Chia Wei

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Yih-Shung Lin ,  Girish A. Dixit ,  Che-Chia Wei

IPC分类号： H01L21/28 ,  C23C16/02 ,  C23C16/20 ,  H01L21/285 ,  H01L21/3205 ,  H01L21/768 ,  H01L23/485 ,  H01L23/532

CPC分类号： H01L21/76843 ,  C23C16/0281 ,  C23C16/20 ,  H01L21/28512 ,  H01L21/32051 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53223 ,  H01L2924/0002

摘要： A method is provided for depositing aluminum thin film layers to form improved quality contacts in a semiconductor integrated circuit device. All or some of the deposition process occurs at relatively low deposition rates at a temperature which allows improved surface migration of the deposited aluminum atoms. Aluminum deposited under these conditions tends to fill contact vias without the formation of voids. The low temperature deposition step can be initiated by depositing aluminum while a wafer containing the integrated circuit device is being heated from cooler temperatures within the deposition chamber.

公开(公告)号：US06617242B1

公开(公告)日：2003-09-09

申请号：US08480543

申请日：1995-06-07

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Timothy E. Turner ,  Che-Chia Wei ,  Yih-Shung Lin ,  Girish Anant Dixit

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Timothy E. Turner ,  Che-Chia Wei ,  Yih-Shung Lin ,  Girish Anant Dixit

IPC分类号： H01L2144

CPC分类号： H01L21/76858 ,  H01L21/28512 ,  H01L21/76843 ,  H01L21/76846 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method for fabricating interlevel contacts in semiconductor integrated circuits provides for formation of a contact opening through an insulating layer. A layer of refractory metal, or refractory metal alloy, is deposited over the surface of the integrated circuit chip. An aluminum layer is then deposited at a significantly elevated temperature, so that an aluminum/refractory metal alloy is formed at the interface between the aluminum layer and the refractory metal layer. Formation of such an alloy causes an expansion of the metal within the contact opening, thereby filling the contact opening and providing a smooth upper contour to the deposited aluminum layer.

摘要翻译： 在半导体集成电路中制造层间接触的方法提供通过绝缘层形成接触开口。 一层难熔金属或难熔金属合金沉积在集成电路芯片的表面上。 然后在显着提高的温度下沉积铝层，使得在铝层和难熔金属层之间的界面处形成铝/难熔金属合金。 这种合金的形成导致接触开口内的金属膨胀，从而填充接触开口并为沉积的铝层提供光滑的上部轮廓。

公开(公告)号：US06242811B1

公开(公告)日：2001-06-05

申请号：US09080066

申请日：1998-05-15

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Timothy E. Turner ,  Che-Chia Wei ,  Yih-Shung Lin ,  Girish Anant Dixit

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Timothy E. Turner ,  Che-Chia Wei ,  Yih-Shung Lin ,  Girish Anant Dixit

IPC分类号： H01L2348

CPC分类号： H01L21/76843 ,  H01L21/28512 ,  H01L21/76846 ,  H01L21/76858 ,  H01L21/76877 ,  H01L23/485 ,  H01L23/53223 ,  H01L2924/0002 ,  H01L2924/00

摘要： Interlevel contacts in semiconductor integrated circuits are fabricated by formation of a contact opening through an insulating layer. A layer of refractory metal, or refractory metal alloy, is deposited over the surface of the integrated circuit chip. An aluminum layer is then deposited at a significantly elevated temperature, so that an aluminum/refractory metal alloy is formed at the interface between the aluminum layer and the refractory metal layer. Formation of such an alloy causes an expansion of the metal within the contact opening, thereby filling the contact opening and providing a smooth upper contour to the deposited aluminum layer.

摘要翻译： 通过形成通过绝缘层的接触开口来制造半导体集成电路中的层间接触。 一层难熔金属或难熔金属合金沉积在集成电路芯片的表面上。 然后在显着提高的温度下沉积铝层，使得在铝层和难熔金属层之间的界面处形成铝/难熔金属合金。 这种合金的形成导致接触开口内的金属膨胀，从而填充接触开口并为沉积的铝层提供光滑的上部轮廓。

公开(公告)号：US06287963B1

公开(公告)日：2001-09-11

申请号：US08418257

申请日：1995-04-06

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Girish A. Dixit ,  Che-Chia Wei

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Girish A. Dixit ,  Che-Chia Wei

IPC分类号： H01L214763

CPC分类号： H01L23/53223 ,  C23C16/0281 ,  C23C16/20 ,  H01L21/28512 ,  H01L21/32051 ,  H01L21/7684 ,  H01L21/76877 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method is provided for depositing aluminum thin film layers to form contacts in a semiconductor integrated circuit device. All or some of the deposition process occurs at relatively low deposition rates at a temperature which allows surface migration of the deposited aluminum atoms. Aluminum deposited under these conditions tends to fill contact vias without the formation of voids. The deposition step is periodically interrupted.

摘要翻译： 提供了一种用于在半导体集成电路器件中沉积铝薄膜层以形成接触的方法。 所有或一些沉积过程在允许沉积的铝原子的表面迁移的温度下以相对低的沉积速率发生。 在这些条件下沉积的铝倾向于填充接触孔而不形成空隙。 沉积步骤被周期性地中断。

公开(公告)号：US5075761A

公开(公告)日：1991-12-24

申请号：US567270

申请日：1990-08-14

申请人： Fu-Tai Liou ,  Yih-Shung Lin ,  Fusen E. Chen

发明人： Fu-Tai Liou ,  Yih-Shung Lin ,  Fusen E. Chen

IPC分类号： H01L21/285 ,  H01L21/3215 ,  H01L21/336 ,  H01L21/768 ,  H01L23/532

CPC分类号： H01L29/6659 ,  H01L21/28518 ,  H01L21/32155 ,  H01L21/76895 ,  H01L23/53271 ,  H01L2924/0002

摘要： A silicide layer, to improve conductivity, is formed over a first layer of polycrystalline silicon, followed by a second layer of polycrystalline silicon. This structure is then patterned to form gate regions over active areas. A layer of metal silicide is formed over the entire surface of the chip, and patterned to form local interconnect. Etching of the second metal silicide layer is stopped by the second polycrystalline silicon layer, thereby protecting the first metal silicide layer from damage.

摘要翻译： 在第一层多晶硅上形成硅化物层，以提高导电性，随后是第二层多晶硅。 然后将该结构图案化以在有效区域上形成栅极区域。 在芯片的整个表面上形成金属硅化物层，并且被图案化以形成局部互连。 通过第二多晶硅层阻止第二金属硅化物层的蚀刻，从而保护第一金属硅化物层免受损坏。

公开(公告)号：US4978637A

公开(公告)日：1990-12-18

申请号：US359860

申请日：1989-05-31

申请人： Fu-Tai Liou ,  Yih-Shung Lin ,  Fusen E. Chen

发明人： Fu-Tai Liou ,  Yih-Shung Lin ,  Fusen E. Chen

IPC分类号： H01L21/28 ,  H01L21/285 ,  H01L21/3215 ,  H01L21/336 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8238 ,  H01L23/532 ,  H01L27/06 ,  H01L27/088 ,  H01L27/092 ,  H01L27/10 ,  H01L29/78

CPC分类号： H01L29/6659 ,  H01L21/28518 ,  H01L21/32155 ,  H01L21/76895 ,  H01L23/53271 ,  H01L29/78 ,  H01L2924/0002 ,  Y10S148/015 ,  Y10S148/019 ,  Y10S148/02

摘要： A silicide layer, to improve conductivity, is formed over a first layer of polycrystalline silicon, followed by a second layer of polycrystalline silicon. This structure is then patterned to form gate regions over active areas. A layer of metal silicide is formed over the entire surface of the chip, and patterned to form local interconnect. Etching of the second metal silicide layer is stopped by the second polycrystalline silicon layer, thereby protecting the first metal silicide layer from damage.

摘要翻译： 在第一层多晶硅上形成硅化物层，以提高导电性，随后是第二层多晶硅。 然后将该结构图案化以在有效区域上形成栅极区域。 在芯片的整个表面上形成金属硅化物层，并且被图案化以形成局部互连。 通过第二多晶硅层阻止第二金属硅化物层的蚀刻，从而保护第一金属硅化物层免受损坏。

公开(公告)号：USRE35111E

公开(公告)日：1995-12-05

申请号：US984084

申请日：1992-11-30

申请人： Fu-Tai Liou ,  Yih-Shung Lin ,  Fusen E. Chen

发明人： Fu-Tai Liou ,  Yih-Shung Lin ,  Fusen E. Chen

IPC分类号： H01L21/28 ,  H01L21/285 ,  H01L21/3215 ,  H01L21/336 ,  H01L21/768 ,  H01L21/8234 ,  H01L21/8238 ,  H01L23/532 ,  H01L27/06 ,  H01L27/088 ,  H01L27/092 ,  H01L27/10 ,  H01L29/78 ,  H01L21/283

CPC分类号： H01L29/6659 ,  H01L21/28518 ,  H01L21/32155 ,  H01L21/76895 ,  H01L23/53271 ,  H01L29/78 ,  H01L2924/0002 ,  Y10S148/015 ,  Y10S148/019 ,  Y10S148/02

摘要： A silicide layer, to improve conductivity, is formed over a first layer of polycrystalline silicon, followed by a second layer of polycrystalline silicon. This structure is then patterned to form gate regions over active areas. A layer of metal silicide is formed over the entire surface of the chip, and patterned to form local interconnect. Etching of the second metal silicide layer is stopped by the second polycrystalline silicon layer, thereby protecting the rust metal silicide layer from damage.

摘要翻译： 在第一层多晶硅上形成硅化物层，以提高导电性，随后是第二层多晶硅。 然后将该结构图案化以在有效区域上形成栅极区域。 在芯片的整个表面上形成金属硅化物层，并且被图案化以形成局部互连。 通过第二多晶硅层阻止第二金属硅化物层的蚀刻，从而保护防锈金属硅化物层免受损坏。

公开(公告)号：US5847457A

公开(公告)日：1998-12-08

申请号：US738040

申请日：1996-10-24

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Girish A. Dixit

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Girish A. Dixit

IPC分类号： H01L23/522 ,  H01L23/48

CPC分类号： H01L23/5226 ,  H01L2924/0002

摘要： A method is provided for forming a contact opening or via of a semiconductor integrated circuit, and an integrated circuit formed according to the same. A first metal region is formed over an underlying region. A first insulating layer is formed over the integrated circuit. A second insulating layer is then formed over the first insulating layer. A portion of the second insulating layer is etched to expose a portion of the first insulating layer wherein the exposed first insulating layer and the remaining second insulating layer form a substantially planar surface. A metal oxide layer is formed over the exposed first insulating layer and the remaining second insulating layer. A photoresist layer is formed and patterned over the metal oxide layer. The metal oxide layer is then selectively etched to form a via exposing a portion of the first insulating layer. The first insulating layer in the via is then selectively etched to expose a portion of the first metal region. The photoresist layer is removed and a second metal layer is then formed over the metal oxide layer and in the via contacting the first metal region.

摘要翻译： 提供一种用于形成半导体集成电路的接触开口或通路的方法，以及根据该集成电路形成的集成电路。 在下面的区域上形成第一金属区域。 在集成电路上形成第一绝缘层。 然后在第一绝缘层上形成第二绝缘层。 蚀刻第二绝缘层的一部分以暴露第一绝缘层的一部分，其中暴露的第一绝缘层和剩余的第二绝缘层形成基本平坦的表面。 在暴露的第一绝缘层和剩余的第二绝缘层上形成金属氧化物层。 在金属氧化物层上形成并图案化光致抗蚀剂层。 然后选择性地蚀刻金属氧化物层以形成露出第一绝缘层的一部分的通孔。 然后选择性地蚀刻通孔中的第一绝缘层以暴露第一金属区域的一部分。 去除光致抗蚀剂层，然后在金属氧化物层上形成第二金属层，并在通孔中与第一金属区接触。

公开(公告)号：US5593921A

公开(公告)日：1997-01-14

申请号：US438167

申请日：1995-05-09

申请人： Fusen E. Chen ,  Fu-Tai Liou ,  Girish A. Dixit

发明人： Fusen E. Chen ,  Fu-Tai Liou ,  Girish A. Dixit

IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L21/441

CPC分类号： H01L21/76802 ,  Y10S148/043 ,  Y10S148/118

摘要： A method is provided for forming a contact opening or via of a semiconductor integrated circuit, and an integrated circuit formed according to the same. A first metal region is formed over an underlying region. A first insulating layer is formed over the integrated circuit. A second insulating layer is then formed over the first insulating layer. A portion of the second insulating layer is etched to expose a portion of the first insulating layer wherein the exposed first insulating layer and the remaining second insulating layer form a substantially planar surface. A metal oxide layer is formed over the exposed first insulating layer and the remaining second insulating layer. A photoresist layer is formed and patterned over the metal oxide layer. The metal oxide layer is then selectively etched to form a via exposing a portion of the first insulating layer. The first insulating layer in the via is then selectively etched to expose a portion of the first metal region. The photoresist layer is removed and a second metal layer is then formed over the metal oxide layer and in the via contacting the first metal region.

摘要翻译： 提供一种用于形成半导体集成电路的接触开口或通路的方法，以及根据该集成电路形成的集成电路。 在下面的区域上形成第一金属区域。 在集成电路上形成第一绝缘层。 然后在第一绝缘层上形成第二绝缘层。 蚀刻第二绝缘层的一部分以暴露第一绝缘层的一部分，其中暴露的第一绝缘层和剩余的第二绝缘层形成基本平坦的表面。 在暴露的第一绝缘层和剩余的第二绝缘层上形成金属氧化物层。 在金属氧化物层上形成并图案化光致抗蚀剂层。 然后选择性地蚀刻金属氧化物层以形成露出第一绝缘层的一部分的通孔。 然后选择性地蚀刻通孔中的第一绝缘层以暴露第一金属区域的一部分。 去除光致抗蚀剂层，然后在金属氧化物层上形成第二金属层，并在通孔中与第一金属区接触。