公开(公告)号：US07071045B2

公开(公告)日：2006-07-04

申请号：US10839170

申请日：2004-05-06

申请人： Ying-Ming Wu ,  Yi-Tsai Hsu ,  Chin-Tzu Kao ,  Yung-Hsin Wu ,  Jui-chung Chang

发明人： Ying-Ming Wu ,  Yi-Tsai Hsu ,  Chin-Tzu Kao ,  Yung-Hsin Wu ,  Jui-chung Chang

IPC分类号： H01L21/336

CPC分类号： H01L27/1288 ,  H01L27/1214 ,  H01L29/66765

摘要： A process of producing a thin film transistor includes forming a gate line on a substrate by first exposure and development processes. A source electrode, a drain electrode and a semiconductor channel are formed by second exposure and development processes. An island-shaped transistor is formed by third exposure and development processes. A protection layer with a contact hole therein is formed by fourth exposure and development processes. A pixel electrode is formed by fifth exposure and development processes to connect to the contact hole.

摘要翻译： 制造薄膜晶体管的工艺包括通过第一曝光和显影工艺在衬底上形成栅极线。 通过第二曝光和显影处理形成源电极，漏电极和半导体沟道。 通过第三曝光和显影处理形成岛状晶体管。 通过第四曝光和显影处理形成其中具有接触孔的保护层。 通过第五曝光和显影处理形成像素电极以连接到接触孔。

公开(公告)号：US20050250270A1

公开(公告)日：2005-11-10

申请号：US10839170

申请日：2004-05-06

申请人： Ying-Ming Wu ,  Yi-Tsai Hsu ,  Chin-Tzu Kao ,  Yung-Hsin Wu ,  Jui-chung Chang

发明人： Ying-Ming Wu ,  Yi-Tsai Hsu ,  Chin-Tzu Kao ,  Yung-Hsin Wu ,  Jui-chung Chang

IPC分类号： H01L21/336 ,  H01L21/77 ,  H01L31/113

CPC分类号： H01L27/1288 ,  H01L27/1214 ,  H01L29/66765

摘要： A process of producing a thin film transistor includes forming a gate line on a substrate by first exposure and development processes. A source electrode, a drain electrode and a semiconductor channel are formed by second exposure and development processes. An island-shaped transistor is formed by third exposure and development processes. A protection layer with a contact hole therein is formed by fourth exposure and development processes. A pixel electrode is formed by fifth exposure and development processes to connect to the contact hole.

摘要翻译： 制造薄膜晶体管的工艺包括通过第一曝光和显影工艺在衬底上形成栅极线。 通过第二曝光和显影处理形成源电极，漏电极和半导体沟道。 通过第三曝光和显影处理形成岛状晶体管。 通过第四曝光和显影处理形成其中具有接触孔的保护层。 通过第五曝光和显影处理形成像素电极以连接到接触孔。

公开(公告)号：US07129026B2

公开(公告)日：2006-10-31

申请号：US10366089

申请日：2003-02-12

申请人： Da-Yo Liu ,  Chin-Tzu Kao ,  Jui-Chung Chang ,  Yi-Tsai Hsu

发明人： Da-Yo Liu ,  Chin-Tzu Kao ,  Jui-Chung Chang ,  Yi-Tsai Hsu

IPC分类号： G03C5/00

CPC分类号： G03F7/40 ,  H01L21/31144 ,  H01L21/32139 ,  H01L27/12 ,  H01L29/66765

摘要： This invention provides a lithographic process for multi-etching steps by using single reticle, wherein the develop step is performed next to a bake step after the photoresist layer has been exposed, such that a photoresist residue is formed on the peripheral region around a transformed pattern of the photoresist. Because the photoresist residue has thinner thickness compared to the photoresist layer, this kind of developed photoresist layer can be used as the very mask for multi-etching steps.

摘要翻译： 本发明提供了通过使用单个掩模版的多次蚀刻步骤的平版印刷工艺，其中在曝光光致抗蚀剂层之后，在烘烤步骤之后执行显影步骤，使得在变换图案周围的周边区域上形成光致抗蚀剂残留物 的光刻胶。 因为与光致抗蚀剂层相比，光致抗蚀剂残留物具有更薄的厚度，所以这种显影的光致抗蚀剂层可以用作多次蚀刻步骤的非常掩模。

公开(公告)号：US07005332B2

公开(公告)日：2006-02-28

申请号：US11019074

申请日：2004-12-21

申请人： Ying-Ming Wu ,  Ta-Jung Su ,  Yi-Tsai Hsu ,  Chin-Tzu Kao

发明人： Ying-Ming Wu ,  Ta-Jung Su ,  Yi-Tsai Hsu ,  Chin-Tzu Kao

IPC分类号： H01L21/336

CPC分类号： H01L29/66765 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/458 ,  H01L29/4908

摘要： A TFT fabrication method includes: forming a gate insulation layer, a semiconductor layer and a metal layer on a substrate in sequence, which cover a gate; patterning the metal layer and the semiconductor layer; forming a patterned first passivation layer on the substrate and exposing the patterned metal layer; forming a pixel electrode layer on the substrate to cover the patterned first passivation layer and the patterned metal layer; forming a patterned photoresist layer on the substrate and exposing the pixel electrode layer above the gate; etching the pixel electrode layer and the patterned metal layer to form a patterned pixel electrode layer, a source, and a drain to form a channel region on the patterned semiconductor layer; forming a second passivation layer on the substrate; and removing the patterned photoresist layer to lift off the second passivation layer, thereby exposing the patterned pixel electrode layer.

摘要翻译： TFT制造方法包括：依次在基板上形成覆盖栅极的栅极绝缘层，半导体层和金属层; 图案化金属层和半导体层; 在所述衬底上形成图案化的第一钝化层并暴露所述图案化的金属层; 在所述衬底上形成像素电极层以覆盖所述图案化的第一钝化层和所述图案化的金属层; 在衬底上形成图案化的光致抗蚀剂层，并使栅极上方的像素电极层曝光; 蚀刻像素电极层和图案化的金属层以形成图案化的像素电极层，源极和漏极，以在图案化的半导体层上形成沟道区域; 在所述衬底上形成第二钝化层; 以及去除图案化的光致抗蚀剂层以剥离第二钝化层，从而暴露图案化的像素电极层。

公开(公告)号：US20060008952A1

公开(公告)日：2006-01-12

申请号：US11019074

申请日：2004-12-21

申请人： Ying-Ming Wu ,  Ta-Jung Su ,  Yi-Tsai Hsu ,  Chin-Tzu Kao

发明人： Ying-Ming Wu ,  Ta-Jung Su ,  Yi-Tsai Hsu ,  Chin-Tzu Kao

IPC分类号： H01L21/00

CPC分类号： H01L29/66765 ,  H01L27/12 ,  H01L27/124 ,  H01L27/1288 ,  H01L29/458 ,  H01L29/4908

摘要： A TFT fabrication method includes: forming a gate insulation layer, a semiconductor layer and a metal layer on a substrate in sequence, which cover a gate; patterning the metal layer and the semiconductor layer; forming a patterned first passivation layer on the substrate and exposing the patterned metal layer; forming a pixel electrode layer on the substrate to cover the patterned first passivation layer and the patterned metal layer; forming a patterned photoresist layer on the substrate and exposing the pixel electrode layer above the gate; etching the pixel electrode layer and the patterned metal layer to form a patterned pixel electrode layer, a source, and a drain to form a channel region on the patterned semiconductor layer; forming a second passivation layer on the substrate; and removing the patterned photoresist layer to lift off the second passivation layer, thereby exposing the patterned pixel electrode layer.

摘要翻译： TFT制造方法包括：依次在基板上形成覆盖栅极的栅极绝缘层，半导体层和金属层; 图案化金属层和半导体层; 在所述衬底上形成图案化的第一钝化层并暴露所述图案化的金属层; 在所述衬底上形成像素电极层以覆盖所述图案化的第一钝化层和所述图案化的金属层; 在衬底上形成图案化的光致抗蚀剂层，并使栅极上方的像素电极层曝光; 蚀刻像素电极层和图案化的金属层以形成图案化的像素电极层，源极和漏极，以在图案化的半导体层上形成沟道区域; 在所述衬底上形成第二钝化层; 以及去除图案化的光致抗蚀剂层以剥离第二钝化层，从而暴露图案化的像素电极层。

公开(公告)号：US20060079036A1

公开(公告)日：2006-04-13

申请号：US10711835

申请日：2004-10-08

申请人： Ta-Jung Su ,  Chin-Tzu Kao ,  Mi-Cheng Lai ,  Yi-Tsai Hsu

发明人： Ta-Jung Su ,  Chin-Tzu Kao ,  Mi-Cheng Lai ,  Yi-Tsai Hsu

IPC分类号： H01L21/4763

CPC分类号： H01L29/4908 ,  H01L29/66765

摘要： A method of manufacturing a gate, a thin film transistor and a pixel. First, a patterned mask layer is formed on a substrate. The mask layer exposes an area for forming the gate. A gate is formed on the exposed area of the substrate and then the mask layer is removed. The method produces a gate having a well-defined profile. When the method is applied to form a transistor or a pixel, coverage of a subsequently form film layer is improved and point discharge is prevented.

摘要翻译： 一种制造栅极，薄膜晶体管和像素的方法。 首先，在基板上形成图案化的掩模层。 掩模层露出用于形成栅极的区域。 在衬底的暴露区域上形成栅极，然后去除掩模层。 该方法产生具有明确限定的轮廓的门。 当该方法用于形成晶体管或像素时，随后形成的膜层的覆盖率得到改善，并且防止点放电。

公开(公告)号：US06977193B2

公开(公告)日：2005-12-20

申请号：US10708577

申请日：2004-03-12

申请人： Yu-Chou Lee ,  Yi-Tsai Hsu

发明人： Yu-Chou Lee ,  Yi-Tsai Hsu

IPC分类号： G02F1/1368 ,  H01L21/205 ,  H01L21/336 ,  H01L29/786 ,  H01L21/00

CPC分类号： H01L29/66765 ,  H01L29/78609 ,  H01L29/78669

摘要： A Thin Film Transistor (TFT) manufacture method, comprising manufacture of a gate, a gate isolation layer, a channel layer, and a source/drain. Wherein, the manufacture of the channel layer comprises: forming a first a-Si layer by using a low deposition rate (LDR) (Chemical Vapor Deposition, CVD); forming a second a-Si layer by using a high deposition rate (HDR); and forming an N+Mixed a-Si layer. When the first a-Si layer is formed in the present invention, the flux ratio of H2/SiH4 is adjusted to a range from 0.40 to 1.00 to increase the number of defects in the first a-Si layer. When the TFT is irradiated by the light, the photo leakage current generated in the channel layer is trapped in the defects in the first a-Si layer. Therefore, the TFT photo leakage current can be significantly reduced.

摘要翻译： 一种薄膜晶体管（TFT）制造方法，包括制造栅极，栅极隔离层，沟道层和源极/漏极。 其中，沟道层的制造包括：通过使用低沉积速率（LDR）（化学气相沉积，CVD）形成第一a-Si层; 通过使用高沉积速率（HDR）形成第二a-Si层; 并形成N +混合的a-Si层。 当在本发明中形成第一个a-Si层时，将H 2 / SiH 4 O 3的通量比调整到0.40至1.00的范围以增加数量 的第一个a-Si层的缺陷。 当TFT被光照射时，在沟道层中产生的光漏电流被捕获在第一a-Si层的缺陷中。 因此，可以显着降低TFT光漏电流。

公开(公告)号：US06737305B2

公开(公告)日：2004-05-18

申请号：US10248521

申请日：2003-01-27

申请人： Yu-Chou Lee ,  Yi-Tsai Hsu

发明人： Yu-Chou Lee ,  Yi-Tsai Hsu

IPC分类号： H01L2100

CPC分类号： H01L29/66765 ,  H01L29/78609 ,  H01L29/78669

摘要： A Thin Film Transistor (TFT) manufacture method, comprising manufacture of a gate, a gate isolation layer, a channel layer, and a source/drain. Wherein, the manufacture of the channel layer comprises: forming a first a-Si layer by using a low deposition rate (LDR) (Chemical Vapor Deposition, CVD); forming a second a-Si layer by using a high deposition rate (HDR); and forming an N+Mixed a-Si layer. When the first a-Si layer is formed in the present invention, the flux ratio of H2/SiH4 is adjusted to a range from 0.40 to 1.00 to increase the number of defects in the first a-Si layer. When the TFT is irradiated by the light, the photo leakage current generated in the channel layer is trapped in the defects in the first a-Si layer. Therefore, the TFT photo leakage current can be significantly reduced.

摘要翻译： 一种薄膜晶体管（TFT）制造方法，包括制造栅极，栅极隔离层，沟道层和源极/漏极。 其中，沟道层的制造包括：通过使用低沉积速率（LDR）（化学气相沉积，CVD）形成第一a-Si层; 通过使用高沉积速率（HDR）形成第二a-Si层; 并形成N +混合的a-Si层。 当在本发明中形成第一a-Si层时，将H 2 / SiH 4的通量比调节至0.40至1.00的范围，以增加第一a-Si层中的缺陷数。 当TFT被光照射时，在沟道层中产生的光漏电流被捕获在第一a-Si层的缺陷中。 因此，可以显着降低TFT光漏电流。