利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

116 条记录 (耗时 0.031 秒)

    Dual trench isolation for CMOS with hybrid orientations
    91.
    发明授权
    Dual trench isolation for CMOS with hybrid orientations 有权
    具有混合取向的CMOS的双沟槽隔离

    公开(公告)号：US09355887B2

    公开(公告)日：2016-05-31

    申请号：US13349203

    申请日：2012-01-12

    申请人： Victor Chan ,  Meikei Ieong ,  Rajesh Rengarajan ,  Alexander Reznicek ,  Chun-yung Sung ,  Min Yang

    发明人： Victor Chan ,  Meikei Ieong ,  Rajesh Rengarajan ,  Alexander Reznicek ,  Chun-yung Sung ,  Min Yang

    IPC分类号： H01L21/70 ,  H01L21/762

    CPC分类号： H01L21/76229

    摘要： The present invention provides a semiconductor structure in which different types of devices are located upon a specific crystal orientation of a hybrid substrate that enhances the performance of each type of device. In the semiconductor structure of the present invention, a dual trench isolation scheme is employed whereby a first trench isolation region of a first depth isolates devices of different polarity from each other, while second trench isolation regions of a second depth, which is shallower than the first depth, are used to isolate devices of the same polarity from each other. The present invention further provides a dual trench semiconductor structure in which pFETs are located on a (110) crystallographic plane, while nFETs are located on a (100) crystallographic plane. In accordance with the present invention, the devices of different polarity, i.e., nFETs and pFETs, are bulk-like devices.

    摘要翻译： 本发明提供了一种半导体结构，其中不同类型的器件位于混合衬底的特定晶体取向上，这增强了每种器件的性能。 在本发明的半导体结构中，采用双沟槽隔离方案，由此第一深度的第一沟槽隔离区将彼此不同极性的器件隔离，而第二深度的第二沟槽隔离区比第 第一深度用于隔离相同极性的设备。 本发明还提供一种双沟槽半导体结构，其中pFET位于（110）结晶平面上，而nFET位于（100）晶面上。 根据本发明，不同极性的器件，即nFET和pFETs是大块状器件。

    Method and apparatus for dispensing diagnostic test strips
    92.
    发明授权
    Method and apparatus for dispensing diagnostic test strips 有权
    用于分配诊断测试条的方法和装置

    公开(公告)号：US09039977B2

    公开(公告)日：2015-05-26

    申请号：US12923268

    申请日：2010-09-13

    申请人： Victor Chan ,  John Lovell

    发明人： Victor Chan ,  John Lovell

    IPC分类号： G01N33/487 ,  B65H3/24 ,  B65D83/08

    CPC分类号： G01N33/48757 ,  B65D83/0829 ,  B65D83/087 ,  B65H3/24 ,  G01N33/4875

    摘要： An apparatus for storing and dispensing a test strip includes a container configured to store a stack of test strips. The container maintains appropriate environmental conditions, such as humidity, for storing the test strips. An engaging member is disposed in the container and is adapted to contact one test strip of the stack of test strips. An actuator actuates the engaging member to dispense the one test strip from the container. Since one test strip is dispensed at a time, the remaining test strips are not handled by the user. Accordingly, the unused test strips remain free of contaminants such as naturally occurring oils on the user's hand.

    摘要翻译： 用于存储和分配测试条的设备包括被配置为存储测试条的堆叠的容器。 容器保持适当的环境条件，例如湿度，用于存放测试条。 接合构件设置在容器中并且适于接触测试条堆叠的一个测试条。 致动器致动接合构件以从容器分配一个测试条。 由于一次分配一个测试条，所以剩余的测试条不被用户处理。 因此，未使用的测试条保持没有污染物，例如用户手上的天然存在的油。

    Double anneal with improved reliability for dual contact etch stop liner scheme
    93.
    发明授权
    Double anneal with improved reliability for dual contact etch stop liner scheme 有权
    双重退火，具有改进的双接触蚀刻停止衬垫方案的可靠性

    公开(公告)号：US08148221B2

    公开(公告)日：2012-04-03

    申请号：US12581207

    申请日：2009-10-19

    申请人： Khee Yong Lim ,  Victor Chan ,  Eng Hua Lim ,  Wenhe Lin ,  Jamin F. Fen

    发明人： Khee Yong Lim ,  Victor Chan ,  Eng Hua Lim ,  Wenhe Lin ,  Jamin F. Fen

    IPC分类号： H01L21/336 ,  H01L21/8234

    CPC分类号： H01L21/823807 ,  H01L21/3003 ,  H01L21/76802 ,  H01L21/76829 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76895 ,  H01L21/823864 ,  H01L29/7843

    摘要： A method for forming a device with both PFET and NFET transistors using a PFET compressive etch stop liner and a NFET tensile etch stop liner and two anneals in a deuterium containing atmosphere. The method comprises: providing a NFET transistor in a NFET region and a PFET transistor in a PFET region. We form a NFET tensile contact etch-stop liner over the NFET region. Then we perform a first deuterium anneal. We form a PFET compressive etch stop liner over the PFET region. We form a (ILD) dielectric layer with contact openings over the substrate. We perform a second deuterium anneal. The temperature of the second deuterium anneal is less than the temperature of the first deuterium anneal.

    摘要翻译： 使用PFET压缩蚀刻停止衬垫和NFET拉伸蚀刻停止衬垫以及在含氘气氛中的两个退火来形成具有PFET和NFET晶体管的器件的方法。 该方法包括：在PFET区域中的NFET区域中提供NFET晶体管和PFET晶体管。 我们在NFET区域上形成NFET拉伸接触蚀刻停止衬垫。 然后我们进行第一次氘退火。 我们在PFET区域上形成PFET压电蚀刻停止衬垫。 我们在衬底上形成具有接触开口的（ILD）电介质层。 我们进行第二次氘退火。 第二次氘退火的温度小于第一次氘退火的温度。

    Method and Apparatus for One Number Mapping Directory Presence Service
    94.
    发明申请
    Method and Apparatus for One Number Mapping Directory Presence Service 有权
    一种数字映射目录存在服务的方法和装置

    公开(公告)号：US20100232418A1

    公开(公告)日：2010-09-16

    申请号：US12446038

    申请日：2007-10-17

    申请人： Victor Chan ,  William J. Beyda

    发明人： Victor Chan ,  William J. Beyda

    IPC分类号： H04L12/66 ,  H04M11/00

    CPC分类号： H04L51/28 ,  H04L29/1215 ,  H04L61/1564 ,  H04L61/1594 ,  H04L67/24 ,  H04M1/274508

    摘要： A method includes associating an e-mail address with a plurality of telephone numbers; associating one of the telephone numbers with a one number service (108); allowing telephone calls to the one of the telephone numbers by selecting the e-mail address. In some embodiments, the allowing telephone calls comprises calling a programmed caller number and calling to a called party number associated with the e-mail address. In some embodiments, a called party and a calling party are subscribers to a one-number service (108).

    摘要翻译： 一种方法包括将电子邮件地址与多个电话号码相关联; 将一个电话号码与一个号码服务相关联（108）; 允许通过选择电子邮件地址拨打电话号码。 在一些实施例中，允许的电话呼叫包括呼叫编程的呼叫者号码并呼叫与该电子邮件地址相关联的被叫方号码。 在一些实施例中，被叫方和主叫方是一号服务（108）的订户。

    Managing a virtual persona through selective association
    96.
    发明授权
    Managing a virtual persona through selective association 失效
    通过选择性关联管理虚拟角色

    公开(公告)号：US07523070B2

    公开(公告)日：2009-04-21

    申请号：US11751236

    申请日：2007-05-21

    申请人： Ross McKegney ,  Darshanand Khusial ,  Lev Mirlas ,  Victor Chan

    发明人： Ross McKegney ,  Darshanand Khusial ,  Lev Mirlas ,  Victor Chan

    IPC分类号： G06Q99/00

    CPC分类号： G06Q10/10 ,  G06F19/00 ,  G06Q30/0601 ,  G06Q50/24

    摘要： A technique is provided to generally provide user support across multiple accounts by allowing a single person or user to represent multiple organizations. An embodiment may typically provide support for a user to act on behalf of an account in the form of a virtual persona and also to provide the ability to manage the assignment of access rights allowing only prescribed privileged users to act on behalf of an account. This may then be accomplished through registration of a single identity for the user or person on the system, while allowing that person to then select the desired organization to represent for a particular session (which will be stored in the user's session).

    摘要翻译： 提供了一种技术来通常允许单个人或用户表示多个组织来跨多个帐户提供用户支持。 一个实施例通常可以提供对用户以虚拟角色的形式代表帐户行动的支持，并且还提供管理访问权限的分配的能力，只允许规定的特权用户代表帐户行动。 然后可以通过为系统上的用户或个人注册单个身份来实现，同时允许该人选择期望的组织来表示特定会话（将存储在用户的会话中）。

    ADAPTIVE QUERY EXPRESSION BUILDER FOR AN ON-DEMAND DATA SERVICE
    98.
    发明申请
    ADAPTIVE QUERY EXPRESSION BUILDER FOR AN ON-DEMAND DATA SERVICE 有权
    适用于需求数据服务的自适应查询表达式建筑

    公开(公告)号：US20080195610A1

    公开(公告)日：2008-08-14

    申请号：US11672736

    申请日：2007-02-08

    申请人： Ramiah K. Tin ,  Stanislav Bliakhman ,  Victor Chan ,  Ross McKegney ,  Jeffrey A. Shiner

    发明人： Ramiah K. Tin ,  Stanislav Bliakhman ,  Victor Chan ,  Ross McKegney ,  Jeffrey A. Shiner

    IPC分类号： G06F17/30

    CPC分类号： G06F17/30935 ,  G06F17/30448

    摘要： Embodiments of the present invention address deficiencies of the art in respect to database query management and execution and provide a novel and non-obvious method, system and apparatus for processing an adaptive query expression in an on-demand data service. In one embodiment of the invention, an adaptive query handling method can include receiving an initial query in a database driven application, parsing the initial query to identify a query expression key, matching the query expression key to an adaptive query expression, and transforming the adaptive query expression to a final query expression through a replacement of annotations in the adaptive query expression with static expressions conforming to a query language for the final query expression. Thereafter, the final query expression can be applied to a database subsystem for the database driven application.

    摘要翻译： 本发明的实施例解决了关于数据库查询管理和执行的本领域的缺陷，并且提供了一种用于在按需数据服务中处理自适应查询表达式的新颖且非显而易见的方法，系统和装置。 在本发明的一个实施例中，自适应查询处理方法可以包括在数据库驱动的应用中接收初始查询，解析初始查询以识别查询表达式密钥，将查询表达式密钥与自适应查询表达式匹配， 通过在自适应查询表达式中替换符合最终查询表达式的查询语言的静态表达式的注释来将查询表达式转换为最终查询表达式。 此后，最终查询表达式可以应用于数据库驱动应用程序的数据库子系统。

    METHOD TO ENHANCE DEVICE PERFORMANCE WITH SELECTIVE STRESS RELIEF
    99.
    发明申请
    METHOD TO ENHANCE DEVICE PERFORMANCE WITH SELECTIVE STRESS RELIEF 有权
    增强选择性应力消除装置性能的方法

    公开(公告)号：US20080050868A1

    公开(公告)日：2008-02-28

    申请号：US11930230

    申请日：2007-10-31

    申请人： Yong Meng Lee ,  Haining S. Yang ,  Victor Chan

    发明人： Yong Meng Lee ,  Haining S. Yang ,  Victor Chan

    IPC分类号： H01L21/8238

    CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/7843

    摘要： A structure and method of fabrication of a semiconductor device having a stress relief layer under a stress layer in one region of a substrate. In a first example, a stress relief layer is formed over a first region of the substrate (e.g., PFET region) and not over a second region (e.g., NFET region). A stress layer is over the stress relief layer in the first region and over the devices and substrate/silicide in the second region. The NFET transistor performance is enhanced due to the overall tensile stress in the NFET channel while the degradation in the PFET transistor performance is reduced/eliminated due to the inclusion of the stress relief layer. In a second example embodiment, the stress relief layer is formed over the second region, but not the first region and the stress of the stress layer is reversed.

    摘要翻译： 在衬底的一个区域中的应力层下方具有应力消除层的半导体器件的制造结构和方法。 在第一示例中，应力消除层形成在衬底的第一区域（例如，PFET区域）上，而不是在第二区域（例如，NFET区域）之上。 应力层在第一区域中的应力消除层上方和第二区域中的器件和衬底/硅化物之上。 NFET晶体管的性能由于NFET沟道中的整体拉伸应力而增强，而由于包含应力消除层而降低/消除了PFET晶体管性能的降低。 在第二示例性实施例中，应力消除层形成在第二区域上，但不是第一区域并且应力层的应力被反转。