公开(公告)号：US08759960B2

公开(公告)日：2014-06-24

申请号：US13097490

申请日：2011-04-29

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

IPC分类号： H01L23/38 ,  H01L27/16

CPC分类号： H01L23/38 ,  G06F1/20 ,  H01L25/0652 ,  H01L25/162 ,  H01L35/32 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a stacked semiconductor device, a Peltier element may be incorporated as a distributed element so as to provide active heat transfer from a high power device into a low power device, thereby achieving superior temperature control in stacked device configurations. For example, a CPU and a dynamic RAM device may be provided as a stacked configuration, wherein waste heat of the CPU may be efficiently distributed into the low power memory device.

摘要翻译： 在叠层半导体器件中，珀耳帖元件可以作为分散元件并入，以便提供从大功率器件到低功率器件的有源热传递，从而在层叠器件配置中实现优异的温度控制。 例如，可以提供CPU和动态RAM装置作为堆叠配置，其中CPU的废热可以有效地分配到低功率存储器件中。

公开(公告)号：US08748281B2

公开(公告)日：2014-06-10

申请号：US12907596

申请日：2010-10-19

申请人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper ,  Uwe Griebenow

发明人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper ,  Uwe Griebenow

IPC分类号： H01L21/336

CPC分类号： H01L21/2807 ,  H01L21/823425 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6656 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7848

摘要： When forming sophisticated high-k metal gate electrode structures, the removal of a dielectric cap material may be accomplished with superior process uniformity by using a silicon dioxide material. In other illustrative embodiments, an enhanced spacer regime may be applied, thereby also providing superior implantation conditions for forming drain and source extension regions and drain and source regions.

摘要翻译： 当形成复杂的高k金属栅电极结构时，通过使用二氧化硅材料可以以优异的工艺均匀性实现电介质盖材料的去除。 在其他说明性实施例中，可以施加增强的间隔器状态，从而也提供用于形成漏极和源极延伸区域以及漏极和源极区域的优异的注入条件。

公开(公告)号：US08508008B2

公开(公告)日：2013-08-13

申请号：US12893329

申请日：2010-09-29

申请人： Uwe Griebenow ,  Sven Beyer ,  Thilo Sheiper ,  Jan Hoentschel

发明人： Uwe Griebenow ,  Sven Beyer ,  Thilo Sheiper ,  Jan Hoentschel

IPC分类号： H01L27/14

CPC分类号： G02B6/12004 ,  G02B6/43 ,  H01L27/15 ,  H01L31/173

摘要： In a semiconductor device, optical signal transfer capabilities are implemented on the basis of silicon-based monolithic opto-electronic components in combination with an appropriate waveguide. Thus, in complex circuitries, such as microprocessors and the like, superior performance may be obtained in terms of signal propagation delay, while at the same time thermal requirements may be less critical.

摘要翻译： 在半导体器件中，基于硅基单片光电元件与适当波导的组合来实现光信号传输能力。 因此，在复杂的电路中，例如微处理器等，可以在信号传播延迟方面获得优异的性能，而同时热要求可能不太关键。

公开(公告)号：US08450163B2

公开(公告)日：2013-05-28

申请号：US12963364

申请日：2010-12-08

申请人： Sven Beyer ,  Klaus Hempel ,  Roland Stejskal ,  Andy Wei ,  Thilo Scheiper ,  Andreas Kurz ,  Uwe Griebenow ,  Jan Hoentschel

发明人： Sven Beyer ,  Klaus Hempel ,  Roland Stejskal ,  Andy Wei ,  Thilo Scheiper ,  Andreas Kurz ,  Uwe Griebenow ,  Jan Hoentschel

IPC分类号： H01L21/338 ,  H01L21/20 ,  H01L21/337 ,  H01L23/62

CPC分类号： H01L23/5252 ,  H01L23/5256 ,  H01L27/0629 ,  H01L29/66545 ,  H01L29/7833 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a replacement gate approach, the semiconductor material or at least a significant portion thereof in a non-transistor structure, such as a precision resistor, an electronic fuse and the like, may be preserved upon replacing the semiconductor material in the gate electrode structures. To this end, an appropriate dielectric material may be provided at least prior to the removal of the semiconductor material in the gate electrode structures, without requiring significant modifications of established replacement gate approaches.

摘要翻译： 在替代栅极方法中，可以在更换栅电极结构中的半导体材料时保留半导体材料或其非晶体管结构中的至少其重要部分，例如精密电阻器，电子熔丝等。 为此，可以至少在去除栅电极结构中的半导体材料之前提供适当的介电材料，而不需要对建立的替代栅极方法进行显着的修改。

公开(公告)号：US08359561B2

公开(公告)日：2013-01-22

申请号：US12275557

申请日：2008-11-21

申请人： Joerg Bormann ,  Sven Beyer ,  Sebastian Skalberg

发明人： Joerg Bormann ,  Sven Beyer ,  Sebastian Skalberg

IPC分类号： G06F17/50

CPC分类号： G06F17/504

摘要： A method for formally verifying the equivalence of an architecture description with an implementation description. The method comprises the steps of reading an implementation description, reading an architecture description, demonstrating that during execution of a same program with same initial values an architecture sequence of data transfers described by the architecture description is mappable to an implementation sequence of data transfers implemented by the implementation description, such that the mapping is bijective and ensures that the temporal order of the architecture sequence of data transfers corresponds to the temporal order of the implementation sequence of data transfers, and outputting a result of the verification of the equivalence of the architecture description with the implementation description.

摘要翻译： 一种用于正式验证体系结构描述与实现描述的等价性的方法。 该方法包括以下步骤：读取实现描述，读取架构描述，证明在具有相同初始值的同一程序的执行期间，由架构描述描述的架构数据传输序列可映射到由 实现描述，使得映射是双射的并且确保数据传输的架构序列的时间顺序对应于数据传输的实现序列的时间顺序，并且输出验证结构描述的等价物的结果 具有实现描述。

公开(公告)号：US08338894B2

公开(公告)日：2012-12-25

申请号：US12693692

申请日：2010-01-26

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Sven Beyer

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/823807 ,  H01L21/26586 ,  H01L21/823814 ,  H01L21/823864 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/1083 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66636 ,  H01L29/7848

摘要： Deep drain and source regions of an N-channel transistor may be formed through corresponding cavities, which may be formed together with cavities of a P-channel transistor, wherein the lateral offsets of the cavities may be adjusted on the basis of an appropriate reverse spacer regime. Consequently, the dopant species in the N-channel transistor extends down to a specific depth, for instance down to the buried insulating layer of an SOI device, while at the same time providing an efficient strain-inducing mechanism for the P-channel transistor with a highly efficient overall manufacturing process flow.

摘要翻译： N沟道晶体管的深漏极和源极区可以通过相应的腔形成，其可以与P沟道晶体管的空腔一起形成，其中空腔的侧向偏移可以基于合适的反向间隔物 政权。 因此，N沟道晶体管中的掺杂物质向下延伸到特定的深度，例如下降到SOI器件的掩埋绝缘层，同时为P沟道晶体管提供有效的应变诱发机制， 高效的整体制造流程。

公开(公告)号：US08318564B2

公开(公告)日：2012-11-27

申请号：US12899676

申请日：2010-10-07

申请人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

发明人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

IPC分类号： H01L21/336 ,  H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/26586 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7848

摘要： In sophisticated transistor elements, integrity of sensitive gate materials may be enhanced while, at the same time, the lateral offset of extension regions may be reduced. To this end, at least a portion of the extension regions may be implanted at an early manufacturing stage, i.e., in the presence of a protective liner material, which may, after forming the extension regions, be patterned into a protective spacer structure used for preserving integrity of the sensitive gate electrode structure.

摘要翻译： 在复杂的晶体管元件中，可以增强敏感栅极材料的完整性，同时可以减小延伸区域的横向偏移。 为此，至少一部分延伸区域可以在早期制造阶段，即在存在保护性衬垫材料的情况下被植入，其可以在形成延伸区域之后被图案化成用于 保护敏感栅电极结构的完整性。

公开(公告)号：US08293610B2

公开(公告)日：2012-10-23

申请号：US12204395

申请日：2008-09-04

申请人： Sven Beyer ,  Rolf Stephan ,  Martin Trentzsch ,  Patrick Press

发明人： Sven Beyer ,  Rolf Stephan ,  Martin Trentzsch ,  Patrick Press

IPC分类号： H01L29/78

CPC分类号： H01L29/66545 ,  H01L21/823807 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/517 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/66772 ,  H01L29/7843 ,  H01L29/7848

摘要： By providing a CMP stop layer in a metal gate stack, the initial height thereof may be efficiently reduced after the definition of the deep drain and source areas, thereby providing enhanced process conditions for forming highly stressed dielectric materials. Consequently, the dielectric material may be positioned more closely to the channel region substantially without deteriorating gate conductivity.

摘要翻译： 通过在金属栅极堆叠中提供CMP停止层，在深层漏极和源极区域的定义之后，可以有效地降低其初始高度，由此提供用于形成高应力电介质材料的增强的工艺条件。 因此，电介质材料可以基本上不更改栅极电导率而更靠近沟道区。

公开(公告)号：US20120261765A1

公开(公告)日：2012-10-18

申请号：US13533807

申请日：2012-06-26

申请人： Sven Beyer ,  Klaus Hempel ,  Thilo Scheiper ,  Stefanie Steiner

发明人： Sven Beyer ,  Klaus Hempel ,  Thilo Scheiper ,  Stefanie Steiner

IPC分类号： H01L21/28 ,  H01L27/092

CPC分类号： H01L21/823842 ,  H01L21/28114 ,  H01L29/42376 ,  H01L29/66545

摘要： In a replacement gate approach in sophisticated semiconductor devices, the placeholder material of gate electrode structures of different type are separately removed. Furthermore, electrode metal may be selectively formed in the resulting gate opening, thereby providing superior process conditions in adjusting a respective work function of gate electrode structures of different type. In one illustrative embodiment, the separate forming of gate openings in gate electrode structures of different type may be based on a mask material that is provided in a gate layer stack.

摘要翻译： 在复杂半导体器件中的替代栅极方法中，分别去除不同类型的栅电极结构的占位符材料。 此外，可以在所得到的栅极开口中选择性地形成电极金属，从而在调整不同类型的栅电极结构的各自的功函数方面提供优异的工艺条件。 在一个说明性实施例中，在不同类型的栅极电极结构中单独形成栅极开口可以基于设置在栅极层叠层中的掩模材料。

公开(公告)号：US08143132B2

公开(公告)日：2012-03-27

申请号：US12899333

申请日：2010-10-06

申请人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper

发明人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper

IPC分类号： H01L21/336

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823864

摘要： In sophisticated semiconductor devices, the threshold voltage adjustment of high-k metal gate electrode structures may be accomplished by a work function metal species provided in an early manufacturing stage. For this purpose, a protective sidewall spacer structure is provided, which is, in combination with a dielectric cap material, also used as an efficient implantation mask during the implantation of extension and halo regions, thereby increasing the ion blocking capability of the complex gate electrode structure substantially without affecting the sensitive gate materials.

摘要翻译： 在复杂的半导体器件中，高k金属栅极电极结构的阈值电压调整可以通过在早期制造阶段提供的功函数金属来完成。 为此，提供了保护性侧壁间隔结构，其与电介质盖材料组合，在注入延伸部分和晕圈区域期间也用作有效的注入掩模，从而增加复合栅电极的离子阻挡能力 结构基本上不影响敏感栅极材料。