利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

299 条记录 (耗时 0.027 秒)

    Closed loop control on liquid delivery system ECP slim cell
    103.
    发明授权
    Closed loop control on liquid delivery system ECP slim cell 有权
    液体输送系统ECP纤细细胞的闭环控制

    公开(公告)号：US07155319B2

    公开(公告)日：2006-12-26

    申请号：US11064747

    申请日：2005-02-23

    申请人： Roy C. Nangoy ,  Allen L. D'Ambra ,  Yevgeniy Rabinovich ,  David Z. Chen ,  Tao Li

    发明人： Roy C. Nangoy ,  Allen L. D'Ambra ,  Yevgeniy Rabinovich ,  David Z. Chen ,  Tao Li

    IPC分类号： G05D9/00 ,  G05D11/00

    CPC分类号： G05B13/021 ,  Y10T137/0324 ,  Y10T137/0352 ,  Y10T137/0357 ,  Y10T137/0363

    摘要： A method for controlling liquid delivery in a processing chamber. The method includes generating an analog input (AI) signal proportional to a process variable and calculating an analog output (AO) signal based on a setpoint and a deadband. The setpoint is a target value of the process variable and the deadband is an allowable tolerance around the setpoint that determines when the control logic is activated to control the process variable. The method further includes transmitting the AO signal to a control device and adjusting the process variable proportional to the value of the AO signal.

    摘要翻译： 一种用于控制处理室中的液体输送的方法。 该方法包括产生与过程变量成比例的模拟输入（AI）信号，并且基于设定点和死区计算模拟输出（AO）信号。 设定值是过程变量的目标值，死区是设定值周围的允许公差，用于确定控制逻辑何时被激活以控制过程变量。 该方法还包括将AO信号发送到控制装置并且调整与AO信号的值成比例的过程变量。

    Heat dissipation device for heat-generating electronic component
    104.
    发明申请
    Heat dissipation device for heat-generating electronic component 失效
    用于发热电子部件的散热装置

    公开(公告)号：US20060245162A1

    公开(公告)日：2006-11-02

    申请号：US11268079

    申请日：2005-11-07

    申请人： Hsieh-Kun Lee ,  Wan-Lin Xia ,  Tao Li ,  Min-Qi Xiao

    发明人： Hsieh-Kun Lee ,  Wan-Lin Xia ,  Tao Li ,  Min-Qi Xiao

    IPC分类号： H05K7/20

    CPC分类号： G06F1/20 ,  H01L23/427 ,  H01L23/467 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A heat dissipation device includes a first heat sink (10), a second heat sink (20), a pair of heat pipes (30) connecting the first heat sink and the second heat sink and a fan assembly (40) located between the first heat sink and the second heat sink. The first heat sink comprises a base (12), a cover (14) and a plurality of heat dissipating fins (16) sandwiched between the base and the cover. The second heat sink comprises a plurality of cooling fins (22). Each heat pipe comprises three portions, respectively orderly sandwiched between the base and the heat dissipating fins, sandwiched between the cover and the heat dissipating fins and thermally extending in the cooling fins.

    摘要翻译： 散热装置包括第一散热器（10），第二散热器（20），连接第一散热器和第二散热器的一对热管（30）和位于第一散热器之间的风扇组件（40） 散热片和第二个散热片。 第一散热器包括基座（12），盖（14）和夹在基座和盖之间的多个散热翅片（16）。 第二散热器包括多个散热片（22）。 每个热管包括三个部分，分别有序地夹在基部和散热片之间，夹在盖子和散热翅片之间并在散热片中热延伸。

    Direct conversion receiver architecture
    108.
    发明申请
    Direct conversion receiver architecture 有权
    直接转换接收机架构

    公开(公告)号：US20050208916A1

    公开(公告)日：2005-09-22

    申请号：US11131147

    申请日：2005-05-16

    申请人： Paul Peterzell ,  Tao Li ,  Christian Holenstein ,  Inyup Kang ,  Matthew Severson

    发明人： Paul Peterzell ,  Tao Li ,  Christian Holenstein ,  Inyup Kang ,  Matthew Severson

    IPC分类号： H03G1/00 ,  H03G3/20 ,  H03G3/30 ,  H04L27/22 ,  H04L27/38 ,  H04B1/06 ,  H04B1/26 ,  H04B7/00

    CPC分类号： H03G3/3078 ,  H03G3/3068 ,  H03G3/3089

    摘要： A direct downconversion receiver architecture having a DC loop to remove DC offset from the signal components, a digital variable gain amplifier (DVGA) to provide a range of gains, an automatic gain control (AGC) loop to provide gain control for the DVGA and RF/analog circuitry, and a serial bus interface (SBI) unit to provide controls for the RF/analog circuitry via a serial bus. The DVGA may be advantageously designed and located as described herein. The operating mode of the VGA loop may be selected based on the operating mode of the DC loop, since these two loops interact with one another. The duration of time the DC loop is operated in an acquisition mode may be selected to be inversely proportional to the DC loop bandwidth in the acquisition mode. The controls for some or all of the RF/analog circuitry may be provided via the serial bus.

    摘要翻译： 具有用于去除信号分量的DC偏移的DC环路的直接下变频接收机架构，提供一系列增益的数字可变增益放大器（DVGA），用于为DVGA和RF提供增益控制的自动增益控制（AGC）回路 /模拟电路和串行总线接口（SBI）单元，通过串行总线为RF /模拟电路提供控制。 可以如本文所述有利地设计和定位DVGA。 可以基于DC循环的操作模式来选择VGA循环的操作模式，因为这两个循环彼此相互作用。 在采集模式下，DC环路工作的持续时间可以被选择为与采集模式中的DC环路带宽成反比。 一些或全部RF /模拟电路的控制可以通过串行总线提供。

    Heat sink assembly with fixing mechanism
    109.
    发明授权
    Heat sink assembly with fixing mechanism 失效
    带固定机构的散热器组件

    公开(公告)号：US06934153B2

    公开(公告)日：2005-08-23

    申请号：US10648117

    申请日：2003-08-25

    申请人： Hsieh Kun Lee ,  Wan Lin Xia ,  Tao Li ,  Lei Li

    发明人： Hsieh Kun Lee ,  Wan Lin Xia ,  Tao Li ,  Lei Li

    IPC分类号： H01L23/40 ,  H01L23/467 ,  H05K7/20

    CPC分类号： H01L23/467 ,  H01L23/4093 ,  H01L2924/0002 ,  Y10T24/44034 ,  H01L2924/00

    摘要： A heat sink assembly includes a heat sink (80), a pair of fixing devices (40), a pair of clips (20), and a fan (90). Each clip includes a main body (24), and an operating arm (22) pivotally attached to the main body. The main body has two locking arms (246) each forming a slanted guiding portion (248) and a hook (249). Each fixing device has a top plate (42) for securing the fan thereon, and a support plate (46) for supporting the clips. A pair of tabs (49) and a pair of tongues (492) is formed at each of opposite ends of each fixing device, and defines a through hole (494) for receiving a corresponding locking arm. When the operating arm is rotated to raise the main body, the tongues guide the guiding portions and cause the hooks to tightly engage in locking holes (62) of a retention module (60).

    摘要翻译： 散热器组件包括散热器（80），一对固定装置（40），一对夹子（20）和风扇（90）。 每个夹具包括主体（24）和枢转地附接到主体的操作臂（22）。 主体具有两个形成倾斜的引导部分（248）和钩（249）的锁定臂（246）。 每个固定装置具有用于将风扇固定在其上的顶板（42）和用于支撑夹子的支撑板（46）。 在每个固定装置的每个相对端处形成有一对突片（49）和一对舌片（492），并且限定了用于接收相应的锁定臂的通孔（494）。 当操作臂旋转以升高主体时，舌片引导引导部分并使钩紧紧地接合在保持模块（60）的锁定孔（62）中。

    Virtual dual-port synchronous RAM architecture
    110.
    发明授权
    Virtual dual-port synchronous RAM architecture 有权
    虚拟双端口同步RAM架构

    公开(公告)号：US06928027B2

    公开(公告)日：2005-08-09

    申请号：US10686960

    申请日：2003-10-15

    申请人： Tao Li

    发明人： Tao Li

    IPC分类号： G06F13/16 ,  G11C7/10 ,  G11C8/00 ,  G11C11/00

    CPC分类号： G11C7/1075 ,  G06F13/1663 ,  Y02D10/14

    摘要： Disclosed is a virtual dual-port synchronous RAM device, system, and method, wherein the design requires minimal hardware cost compared with a dual-port RAM architecture or the traditional architecture used with a single-port RAM. Disclosed is a read/write memory device including means to accept signals from a first host and a second host, the first host having a first clock and the second host having a second clock, the signals including a first clock signal and a second clock, a clock switching means for switching between the first clock signal and the second clock signal, a single-port random access memory (RAM) module for storing data, and a RAM clock for synchronizing the clock signals with the RAM module.

    摘要翻译： 公开了一种虚拟双端口同步RAM设备，系统和方法，其中与双端口RAM架构或与单端口RAM一起使用的传统架构相比，该设计需要最小的硬件成本。 公开了一种读/写存储装置，包括接收来自第一主机和第二主机的信号的装置，第一主机具有第一时钟，第二主机具有第二时钟，所述信号包括第一时钟信号和第二时钟， 用于在第一时钟信号和第二时钟信号之间切换的时钟切换装置，用于存储数据的单端口随机存取存储器（RAM）模块，以及用于使时钟信号与RAM模块同步的RAM时钟。