公开(公告)号：US20110175242A1

公开(公告)日：2011-07-21

申请号：US12689126

申请日：2010-01-18

申请人： Gordon M. Grivna ,  Michael J. Seddon

发明人： Gordon M. Grivna ,  Michael J. Seddon

IPC分类号： H01L23/28 ,  H01L21/98

CPC分类号： H01L25/0655 ,  H01L21/78 ,  H01L23/3171 ,  H01L23/49575 ,  H01L25/16 ,  H01L29/0657 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2924/1305 ,  H01L2924/13091 ,  H01L2924/181 ,  H01L2924/30107 ,  H01L2924/00014 ,  H01L2924/00 ,  H01L2924/00012

摘要： In one embodiment, semiconductor die having non-rectangular shapes and die having various different shapes are formed and singulated from a semiconductor wafer.

摘要翻译： 在一个实施例中，形成具有各种不同形状的非矩形形状的半导体管芯和从半导体晶片切割的单元。

公开(公告)号：US20100187642A1

公开(公告)日：2010-07-29

申请号：US12359043

申请日：2009-01-23

申请人： Gordon M. Grivna

发明人： Gordon M. Grivna

IPC分类号： H01L29/78 ,  H01L21/38

CPC分类号： H01L29/7813 ,  H01L21/2815 ,  H01L29/086 ,  H01L29/407 ,  H01L29/42368 ,  H01L29/456 ,  H01L29/4933 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/66734 ,  H01L29/7811

摘要： A semiconductor component that includes a field plate and a semiconductor device and a method of manufacturing the semiconductor component. A body region is formed in a semiconductor material that has a major surface. A gate trench is formed in the epitaxial layer and a gate structure is formed on the gate trench. A source region is formed adjacent the gate trench and extends from the major surface into the body region and a field plate trench is formed that extends from the major surface of the epitaxial layer through the source and through the body region. A field plate is formed in the field plate trench, wherein the field plate is electrically isolated from the sidewalls of the field plate trench. A source-field plate-body contact is made to the source region, the field plate and the body region. A gate contact is made to the gate region.

摘要翻译： 包括场板和半导体器件的半导体部件以及半导体部件的制造方法。 主体区域形成在具有主表面的半导体材料中。 在外延层中形成栅极沟槽，并且在栅极沟槽上形成栅极结构。 源极区域形成在栅极沟槽附近并且从主表面延伸到主体区域中，并且形成从外延层的主表面延伸通过源极并通过主体区域的场板沟槽。 在场板板沟槽中形成场板，其中场板与场板沟槽的侧壁电隔离。 源场板体接触被制作到源区域，场板和身体区域。 对栅极区域进行栅极接触。

公开(公告)号：US20100184272A1

公开(公告)日：2010-07-22

申请号：US12749370

申请日：2010-03-29

申请人： Gordon M. Grivna

发明人： Gordon M. Grivna

IPC分类号： H01L21/78

CPC分类号： H01L21/67092 ,  B23P15/28 ,  B28D5/0005 ,  B28D5/0011 ,  H01L21/78 ,  H01L2224/48091 ,  Y10T83/0333 ,  H01L2924/00014

摘要： In one embodiment, semiconductor die are singulated from a semiconductor wafer by etching openings completely through the semiconductor wafer.

公开(公告)号：US20100120230A1

公开(公告)日：2010-05-13

申请号：US12689098

申请日：2010-01-18

申请人： Gordon M. Grivna ,  Michael J. Seddon

发明人： Gordon M. Grivna ,  Michael J. Seddon

IPC分类号： H01L21/78

CPC分类号： H01L21/78

摘要： In one embodiment, semiconductor die are singulated from a semiconductor wafer by etching openings completely through the semiconductor wafer.

摘要翻译： 在一个实施例中，半导体管芯通过半导体晶片完全蚀刻开口从半导体晶片分离。

公开(公告)号：US20100120227A1

公开(公告)日：2010-05-13

申请号：US12689110

申请日：2010-01-18

申请人： Gordon M. Grivna ,  Michael J. Seddon

发明人： Gordon M. Grivna ,  Michael J. Seddon

IPC分类号： H01L21/302

CPC分类号： H01L21/78

摘要： In one embodiment, semiconductor die are singulated from a semiconductor wafer by etching openings completely through the semiconductor wafer.

公开(公告)号：US07615469B2

公开(公告)日：2009-11-10

申请号：US11754087

申请日：2007-05-25

申请人： Gordon M. Grivna ,  Shanghui L. Tu

发明人： Gordon M. Grivna ,  Shanghui L. Tu

IPC分类号： H01L21/00

CPC分类号： H01L29/7811 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： In one embodiment, an edge seal region of a semiconductor die is formed by forming a first dielectric layer on a surface of a semiconductor substrate near an edge of the semiconductor die and extending across into a scribe grid region of the semiconductor substrate. Another dielectric layer is formed overlying the first dielectric layer. An opening is formed through the first and second dielectric layers. The second dielectric layer is used as a mask for forming a doped region on the semiconductor substrate through the opening. A metal is formed that electrically contacts the doped region and an exterior edge of the first dielectric layer within the opening.

摘要翻译： 在一个实施例中，半导体管芯的边缘密封区域通过在半导体管芯的边缘附近的半导体衬底的表面上形成第一介电层而形成，并延伸到半导体衬底的划线栅格区域中。 形成覆盖在第一电介质层上的另一电介质层。 通过第一和第二介电层形成开口。 第二电介质层用作通过开口在半导体衬底上形成掺杂区的掩模。 形成与开口内的第一电介质层的掺杂区域和外部边缘电接触的金属。

公开(公告)号：US07579632B2

公开(公告)日：2009-08-25

申请号：US11859624

申请日：2007-09-21

申请人： Ali Salih ,  Mingjiao Liu ,  Sudhama C. Shastri ,  Thomas Keena ,  Gordon M. Grivna ,  John Michael Parsey, Jr. ,  Francine Y. Robb ,  Ki Chang

发明人： Ali Salih ,  Mingjiao Liu ,  Sudhama C. Shastri ,  Thomas Keena ,  Gordon M. Grivna ,  John Michael Parsey, Jr. ,  Francine Y. Robb ,  Ki Chang

IPC分类号： H01L23/62

CPC分类号： H01L27/0255 ,  H01L23/60 ,  H01L2924/0002 ,  Y10S438/983 ,  H01L2924/00

摘要： In one embodiment, an ESD device is configured to include a zener diode and a P-N diode.

摘要翻译： 在一个实施例中，ESD器件被配置为包括齐纳二极管和P-N二极管。

公开(公告)号：US20090096021A1

公开(公告)日：2009-04-16

申请号：US12335730

申请日：2008-12-16

申请人： Gary H. Loechelt ,  John M. Parsey, JR. ,  Peter J. Zdebel ,  Gordon M. Grivna

发明人： Gary H. Loechelt ,  John M. Parsey, JR. ,  Peter J. Zdebel ,  Gordon M. Grivna

IPC分类号： H01L29/78

CPC分类号： H01L21/761 ,  H01L29/0634 ,  H01L29/0638 ,  H01L29/0646 ,  H01L29/0661 ,  H01L29/0696 ,  H01L29/0878 ,  H01L29/1095 ,  H01L29/402 ,  H01L29/41766 ,  H01L29/42376 ,  H01L29/66719 ,  H01L29/66727 ,  H01L29/7811 ,  Y10S257/90

摘要： In one embodiment, a semiconductor device is formed in a body of semiconductor material. The semiconductor device includes a charge compensating trench formed in proximity to active portions of the device. The charge compensating trench includes a trench filled with various layers of semiconductor material including opposite conductivity type layers.

摘要翻译： 在一个实施例中，半导体器件形成在半导体材料体中。 半导体器件包括形成在器件的有效部分附近的电荷补偿沟槽。 电荷补偿沟槽包括填充有包括相反导电类型层的各种半导体材料层的沟槽。

公开(公告)号：US20080290469A1

公开(公告)日：2008-11-27

申请号：US11754087

申请日：2007-05-25

申请人： Gordon M. Grivna ,  Shanghui L. Tu

发明人： Gordon M. Grivna ,  Shanghui L. Tu

IPC分类号： H01L23/544 ,  H01L21/265

CPC分类号： H01L29/7811 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/00

摘要： In one embodiment, an edge seal region of a semiconductor die is formed by forming a first dielectric layer on a surface of a semiconductor substrate near an edge of the semiconductor die and extending across into a scribe grid region of the semiconductor substrate. Another dielectric layer is formed overlying the first dielectric layer. An opening is formed through the first and second dielectric layers. The second dielectric layer is used as a mask for forming a doped region on the semiconductor substrate through the opening. A metal is formed that electrically contacts the doped region and an exterior edge of the first dielectric layer within the opening.

摘要翻译： 在一个实施例中，半导体管芯的边缘密封区域通过在半导体管芯的边缘附近的半导体衬底的表面上形成第一介电层而形成，并延伸到半导体衬底的划线栅格区域中。 形成覆盖在第一电介质层上的另一电介质层。 通过第一和第二介电层形成开口。 第二电介质层用作通过开口在半导体衬底上形成掺杂区的掩模。 形成与开口内的第一电介质层的掺杂区域和外部边缘电接触的金属。

公开(公告)号：US07411266B2

公开(公告)日：2008-08-12

申请号：US11442733

申请日：2006-05-30

申请人： Shanghui Larry Tu ,  Gordon M. Grivna

发明人： Shanghui Larry Tu ,  Gordon M. Grivna

IPC分类号： H01L29/93

CPC分类号： H01L29/7802 ,  H01L29/0634 ,  H01L29/0653 ,  H01L29/086 ,  H01L29/0869 ,  H01L29/0878 ,  H01L29/0886 ,  H01L29/1095 ,  H01L29/41766 ,  H01L29/66719 ,  H01L29/66727

摘要： In one embodiment, a semiconductor device is formed having charge compensation trenches in proximity to channel regions of the device. The charge compensation trenches comprise at least two opposite conductivity type semiconductor layers. A channel connecting region electrically couples the channel region to one of the at least two opposite conductivity type semiconductor layers.

摘要翻译： 在一个实施例中，形成具有靠近器件沟道区的电荷补偿沟槽的半导体器件。 电荷补偿沟槽包括至少两个相反的导电型半导体层。 沟道连接区域将沟道区域电耦合到所述至少两个相反导电型半导体层中的一个。