公开(公告)号：US20100199076A1

公开(公告)日：2010-08-05

申请号：US12639663

申请日：2009-12-16

申请人： Dong-hoon YOO ,  Soo-jung Ryu ,  Yeon-gon Cho ,  Bernhard Egger ,  Il-hyun Park

发明人： Dong-hoon YOO ,  Soo-jung Ryu ,  Yeon-gon Cho ,  Bernhard Egger ,  Il-hyun Park

IPC分类号： G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3879 ,  G06F9/4812

摘要： A computing apparatus and method of handling an interrupt are provided. The computing apparatus includes a coarse-grained array, a host processor, and an interrupt supervisor. When an interrupt occurs in the coarse-grained array while performing a loop operation, the host processor processes the interrupt, and the interrupt supervisor may perform mode switching between the coarse-grained array and the host processor.

摘要翻译： 提供了一种处理中断的计算装置和方法。 计算装置包括粗粒子阵列，主处理器和中断主管。 当执行循环操作时，在粗粒度阵列中发生中断时，主机处理器处理中断，中断主管可以在粗粒度阵列与主机处理器之间执行模式切换。

公开(公告)号：US09286074B2

公开(公告)日：2016-03-15

申请号：US12912533

申请日：2010-10-26

申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Won-Sub Kim ,  Jin-Seok Lee ,  Sun-Hwa Kim ,  Hee-Jin Ahn

IPC分类号： G06F9/318 ,  G06F9/38 ,  G06F9/30

CPC分类号： G06F9/3822 ,  G06F9/30076 ,  G06F9/3017 ,  G06F9/3853

摘要： An instruction compressing apparatus and method for a parallel processing computer such as a very long instruction word (VLIW) computer, are provided. The instruction compressing apparatus includes a bundle code generating unit, an instruction compressing unit, and an instruction converting unit. The bundle code generating unit may generate a bundle code in response to an input of instructions to be compressed. The bundle code may indicate whether a current instruction group is terminated, and also whether an instruction group following the current instruction group is a no-operation (NOP) instruction group. The instruction compressing unit may remove a NOP instruction and/or a NOP instruction group from the input instructions according to the generated bundle code. The instruction converting unit may include the generated bundle code in the remaining instructions which have not been removed by the instruction compressing unit.

摘要翻译： 提供了一种用于并行处理计算机例如非常长的指令字（VLIW）计算机的指令压缩装置和方法。 指令压缩装置包括束代码生成单元，指令压缩单元和指令转换单元。 捆绑代码生成单元可以响应于要压缩的指令的输入而生成捆绑代码。 捆绑码可以指示当前指令组是否终止，以及当前指令组之后的指令组是否是无操作（NOP）指令组。 指令压缩单元可以根据所生成的包代码从输入指令中去除NOP指令和/或NOP指令组。 指令转换单元可以包括尚未被指令压缩单元去除的剩余指令中的生成的捆绑代码。

公开(公告)号：US08850170B2

公开(公告)日：2014-09-30

申请号：US13217952

申请日：2011-08-25

申请人： Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin ,  Won-Sub Kim ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Hee-Jin Ahn

发明人： Bernhard Egger ,  Dong-Hoon Yoo ,  Tai-Song Jin ,  Won-Sub Kim ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Hee-Jin Ahn

IPC分类号： G06F15/80 ,  G06F11/34 ,  G06F9/38 ,  G06F15/78

CPC分类号： G06F15/7867 ,  G06F8/452 ,  G06F9/38 ,  G06F9/3853 ,  G06F9/3897 ,  G06F11/3409

摘要： An apparatus and method for dynamically determining the execution mode of a reconfigurable array are provided. Performance information of a loop may be obtained before and/or during the execution of the loop. The performance information may be used to determine whether to operate the apparatus in a very long instruction word (VLIW) mode or in a coarse grained array (CGA) mode.

摘要翻译： 提供了用于动态地确定可重构阵列的执行模式的装置和方法。 可以在循环执行之前和/或期间获得循环的性能信息。 性能信息可用于确定是否以非常长的指令字（VLIW）模式或粗粒度阵列（CGA）模式操作装置。

公开(公告)号：US08516231B2

公开(公告)日：2013-08-20

申请号：US12695266

申请日：2010-01-28

申请人： Il-hyun Park ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger

发明人： Il-hyun Park ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger

IPC分类号： G06F15/00 ,  G06F9/00 ,  G06F9/44

CPC分类号： G06F9/3836 ,  G06F9/327

摘要： An interrupt support determining apparatus and method for an equal-model processor, and a processor including the interrupt support determining apparatus are provided. The interrupt support determining apparatus determines whether an instruction input to a processor decoder is a multiple latency instruction, compares a current latency of the instruction with a remaining latency if the instruction is a multiple latency instruction, and updates the current latency to the remaining latency if the current latency is greater than the remaining latency.

摘要翻译： 提供了一种用于等模型处理器的中断支持确定装置和方法，以及包括中断支持确定装置的处理器。 中断支持确定装置确定输入到处理器解码器的指令是否是多等待时间指令，如果指令是多等待时间指令，则将指令的当前等待时间与剩余延迟进行比较，并将当前等待时间更新为剩余延迟，如果 当前的延迟大于剩余的延迟。

公开(公告)号：US20120089813A1

公开(公告)日：2012-04-12

申请号：US13178350

申请日：2011-07-07

申请人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger

发明人： Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger

IPC分类号： G06F15/76 ,  G06F9/02

CPC分类号： G06F15/7878 ,  G06F9/3832 ,  G06F9/3838 ,  G06F9/3885

摘要： Provided are a computing apparatus based on a reconfigurable architecture and a memory dependence correction method thereof. In one general aspect, a computing apparatus has a reconfigurable architecture. The computing apparatus may include: a reconfiguration unit having processing elements configured to reconfigure data paths between one or more of the processing elements; a compiler configured to analyze instructions to generate reconfiguration information for reconfiguring one or more of the reconfigurable data paths; a configuration memory configured to store the reconfiguration information; and a processor configured to execute the instructions through the reconfiguration unit, and to correct at least one memory dependency among the processing elements.

摘要翻译： 提供了一种基于可重构架构和其存储器依赖校正方法的计算装置。 在一个一般方面，计算装置具有可重构架构。 计算设备可以包括：重配置单元，其具有被配置为重新配置一个或多个处理元件之间的数据路径的处理元件; 配置为分析指令以产生用于重新配置一个或多个可重构数据路径的重新配置信息的编译器; 配置存储器，被配置为存储所述重新配置信息; 以及处理器，被配置为通过重新配置单元执行指令，并且校正处理元件中的至少一个存储器依赖性。

公开(公告)号：US20110238963A1

公开(公告)日：2011-09-29

申请号：US12962741

申请日：2010-12-08

申请人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

发明人： Won-Sub Kim ,  Tai-Song Jin ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Jin-Seok Lee

IPC分类号： G06F9/318

CPC分类号： G06F9/30189 ,  G06F9/3012 ,  G06F9/30141 ,  G06F9/3887 ,  G06F9/3889

摘要： A reconfigurable array is provided. The reconfigurable array includes a Very Long Instruction Word (VLIW) mode and a Coarse-Grained Array (CGA) mode. When the VLIW mode is converted to the CGA mode, instead of sharing a central register file between the VLIW mode and the CGA mode, live data to be used in the CGA mode is copied from the central register file to local register files.

摘要翻译： 提供可重构阵列。 可重配置阵列包括超长指令字（VLIW）模式和粗粒子阵列（CGA）模式。 当VLIW模式转换为CGA模式时，不是在VLIW模式和CGA模式之间共享中央寄存器文件，而是将CGA模式中使用的实时数据从中央寄存器文件复制到本地寄存器文件。

公开(公告)号：US20110231635A1

公开(公告)日：2011-09-22

申请号：US12895366

申请日：2010-09-30

申请人： Bernhard Egger ,  Dong-Hoon Yoo

发明人： Bernhard Egger ,  Dong-Hoon Yoo

IPC分类号： G06F9/30 ,  G06F15/00

CPC分类号： G06F9/30105 ,  G06F9/30014 ,  G06F9/30112 ,  G06F9/30192

摘要： A processor and a processor control method which efficiently perform an operation on data using a register, are provided. The register may include a data type field and a data field. The processor may generate the data type bits and store the generated data type bits in the data type field.

摘要翻译： 提供了一种使用寄存器有效地对数据进行操作的处理器和处理器控制方法。 寄存器可以包括数据类型字段和数据字段。 处理器可以生成数据类型位并将生成的数据类型位存储在数据类型字段中。

公开(公告)号：US20100174885A1

公开(公告)日：2010-07-08

申请号：US12563350

申请日：2009-09-21

申请人： Il-hyun PARK ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woon Seo

发明人： Il-hyun PARK ,  Soo-jung Ryu ,  Dong-hoon Yoo ,  Yeon-gon Cho ,  Bernhard Egger ,  Woon Seo

IPC分类号： G06F15/76 ,  G06F9/00

CPC分类号： G06F15/7867 ,  G06F9/30072 ,  Y02D10/12 ,  Y02D10/13

摘要： Provided are a reconfigurable processor and operating method thereof. The reconfigurable processor may use a configuration memory distributed to each operation unit. The distributed configuration memory may be separated into a distributed operation configuration memory including configuration information about an operation of a function unit, and a distributed routing configuration memory including configuration information about routing. The distributed operation configuration memory may be activated according to a predicate signal.

摘要翻译： 提供了一种可重构处理器及其操作方法。 可重构处理器可以使用分配给每个操作单元的配置存储器。 分布式配置存储器可以被分成包括关于功能单元的操作的配置信息的分布式操作配置存储器，以及包括关于路由的配置信息的分布式路由配置存储器。 可以根据谓词信号激活分布式操作配置存储器。

公开(公告)号：US09063735B2

公开(公告)日：2015-06-23

申请号：US13272846

申请日：2011-10-13

申请人： Hee-Jin Ahn ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

发明人： Hee-Jin Ahn ,  Dong-Hoon Yoo ,  Bernhard Egger ,  Min-Wook Ahn ,  Jin-Seok Lee ,  Tai-Song Jin ,  Won-Sub Kim

IPC分类号： G06F9/38 ,  G06F9/32

CPC分类号： G06F9/325 ,  G06F9/3838 ,  G06F9/3897

摘要： Provided are a reconfigurable processor, which is capable of reducing the probability of an incorrect computation by analyzing the dependence between memory access instructions and allocating the memory access instructions between a plurality of processing elements (PEs) based on the results of the analysis, and a method of controlling the reconfigurable processor. The reconfigurable processor extracts an execution trace from simulation results, and analyzes the memory dependence between instructions included in different iterations based on parts of the execution trace of memory access instructions.

摘要翻译： 提供了一种可重构处理器，其能够通过分析存储器访问指令之间的依赖性并且基于分析结果在多个处理元件（PE）之间分配存储器访问指令，从而降低错误计算的概率，以及 控制可重构处理器的方法。 可重配置处理器从模拟结果中提取执行跟踪，并且基于存储器访问指令的执行跟踪的部分来分析包括在不同迭代中的指令之间的存储器依赖性。

公开(公告)号：US08700887B2

公开(公告)日：2014-04-15

申请号：US12895366

申请日：2010-09-30

申请人： Bernhard Egger ,  Dong-Hoon Yoo

发明人： Bernhard Egger ,  Dong-Hoon Yoo

IPC分类号： G06F9/34

CPC分类号： G06F9/30105 ,  G06F9/30014 ,  G06F9/30112 ,  G06F9/30192

摘要： A processor and a processor control method which efficiently perform an operation on data using a register, are provided. The register may include a data type field and a data field. The processor may generate the data type bits and store the generated data type bits in the data type field.

摘要翻译： 提供了一种使用寄存器有效地对数据进行操作的处理器和处理器控制方法。 寄存器可以包括数据类型字段和数据字段。 处理器可以生成数据类型位并将生成的数据类型位存储在数据类型字段中。