利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

38 条记录 (耗时 0.045 秒)

    Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics
    11.
    发明授权
    Interconnect structure using a combination of hard dielectric and polymer as interlayer dielectrics 有权
    互连结构使用硬电介质和聚合物作为层间电介质的组合

    公开(公告)号：US06239019B1

    公开(公告)日：2001-05-29

    申请号：US09291401

    申请日：1999-04-13

    申请人： Chien Chiang ,  David B. Fraser

    发明人： Chien Chiang ,  David B. Fraser

    IPC分类号： H01L214763

    CPC分类号： H01L23/5329 ,  H01L23/5222 ,  H01L2924/0002 ,  H01L2924/00

    摘要： A structure and method of fabrication of a semiconductor integrated circuit is described. A first patterned electrically conductive layer contains a low dielectric constant first insulating material such as organic polymer within the trenches of the pattern. A second insulating material such as a silicon dioxide or other insulating material having a greater. mechanical strength and thermal conductivity and a higher dielectric constant than the first insulating material is formed over the first patterned electrically conductive layer Vias within the second insulating material filled with electrically conductive plugs and a second patterned electrically conductive layer may be formed on the second insulating material. The structure can be repeated as many times as needed to form a completed integrated circuit.

    摘要翻译： 描述了一种制造半导体集成电路的结构和方法。 第一图案化导电层在图案的沟槽内包含低介电常数的第一绝缘材料，例如有机聚合物。 第二绝缘材料，例如二氧化硅或其它具有较大的绝缘材料的绝缘材料。 在填充有导电插塞的第二绝缘材料内的第一图案化导电层通孔之上形成机械强度和热导率以及比第一绝缘材料更高的介电常数，并且可以在第二绝缘材料上形成第二图案化导电层 。 该结构可以根据需要重复多次以形成完整的集成电路。

    In-plane on-chip decoupling capacitors and method for making same
    12.
    发明授权
    In-plane on-chip decoupling capacitors and method for making same 失效
    面内片上去耦电容及其制作方法

    公开(公告)号：US06777320B1

    公开(公告)日：2004-08-17

    申请号：US09191930

    申请日：1998-11-13

    申请人： Chien Chiang ,  David B. Fraser

    发明人： Chien Chiang ,  David B. Fraser

    IPC分类号： H01L214763

    CPC分类号： H01L23/5222 ,  H01L21/76837 ,  H01L23/5286 ,  H01L2924/0002 ,  H01L2924/00

    摘要： An interconnect structure for microelectronic devices includes a plurality of patterned, spaced apart, substantially co-planar, conductive lines, a first portion of the plurality of conductive lines having a first intralayer dielectric of a first dielectric constant therebetween, and a second portion of the plurality of conductive lines having a second intralayer dielectric of a second dielectric constant therebetween. By providing in-plane selectability of dielectric constant, in-plane decoupling capacitance, as between power supply nodes, can be increased, while in-plane parasitic capacitance between signal lines can be reduced.

    摘要翻译： 用于微电子器件的互连结构包括多个图案化的，间隔开的基本共平面的导电线，多条导线的第一部分具有第一介电常数介于第一介电常数之间，第二部分为 多个导电线具有第二介电常数介于其间的第二介电常数。 通过提供介电常数的面内可选择性，可以增加在电源节点之间的平面内去耦电容，而可以减小信号线之间的面内寄生电容。

    High dielectric constant metal oxide gate dielectrics
    13.
    发明授权
    High dielectric constant metal oxide gate dielectrics 有权
    高介电常数金属氧化物栅极电介质

    公开(公告)号：US06689702B2

    公开(公告)日：2004-02-10

    申请号：US10304434

    申请日：2002-11-25

    申请人： Gang Bai ,  David B. Fraser ,  Brian S. Doyle ,  Peng Cheng ,  Chunlin Liang

    发明人： Gang Bai ,  David B. Fraser ,  Brian S. Doyle ,  Peng Cheng ,  Chunlin Liang

    IPC分类号： H01L21469

    CPC分类号： H01L29/513 ,  H01L21/28185 ,  H01L21/28194 ,  H01L21/28211 ,  H01L21/28229 ,  H01L29/517

    摘要： A method of forming a dielectric layer suitable for use as the gate dielectric layer of a metal-oxide-semiconductor field effect transistor (MOSFET) includes oxidizing the surface of a silicon substrate, forming a metal layer over the oxidized surface, and reacting the metal with the oxidized surface to form a substantially intrinsic layer of silicon superjacent the substrate, wherein at least a portion of the silicon layer may be an epitaxial silicon layer, and a metal oxide layer superjacent the silicon layer. In a further aspect of the present invention, an integrated circuit includes a plurality of MOSFETs, wherein various ones of the plurality of transistors have metal oxide gate dielectric layers and substantially intrinsic silicon layers subjacent the metal oxide dielectric layers.

    摘要翻译： 形成适合用作金属氧化物半导体场效应晶体管（MOSFET）的栅极电介质层的电介质层的方法包括氧化硅衬底的表面，在氧化表面上形成金属层，并使金属 与氧化表面形成超过衬底的基本上本征的硅层，其中硅层的至少一部分可以是外延硅层，以及位于硅层之上的金属氧化物层。 在本发明的另一方面，集成电路包括多个MOSFET，其中多个晶体管中的各个晶体管具有金属氧化物栅极电介质层和位于金属氧化物电介质层之下的基本上本征的硅层。

    Methods of forming an interconnect on a semiconductor substrate
    14.
    发明授权
    Methods of forming an interconnect on a semiconductor substrate 失效
    在半导体衬底上形成互连的方法

    公开(公告)号：US5612254A

    公开(公告)日：1997-03-18

    申请号：US905473

    申请日：1992-06-29

    申请人： Xiao-Chun Mu ,  Srinivasan Sivaram ,  Donald S. Gardner ,  David B. Fraser

    发明人： Xiao-Chun Mu ,  Srinivasan Sivaram ,  Donald S. Gardner ,  David B. Fraser

    IPC分类号： H01L21/768 ,  H01L23/522 ,  H01L23/532 ,  H01L21/44

    CPC分类号： H01L21/76843 ,  H01L21/76801 ,  H01L21/76807 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/5329 ,  H01L2221/1036 ,  H01L2924/0002

    摘要： A device and methods of forming an interconnection within a prepatterned channel in a semiconductor device are described. The present invention includes a method of forming an interconnect channel within a semiconductor device. A first dielectric layer is deposited over a substrate and patterned to form a contact opening that is subsequently filled with a contact plug. A second dielectric layer is deposited over the patterned first dielectric layer and the contact plug. The second dielectric layer is patterned to form the interconnect channel, wherein the first dielectric layer acts as an etch stop to prevent etching of the substrate. The present invention also includes a method of forming an interconnect. A dielectric layer is deposited over a substrate and patterned to form an interconnect chapel. A metal layer is deposited over the patterned dielectric layer and within the interconnect channel. The metal layer is polished with an alkaline solution to remove the metal layer that does not lie within the interconnect chapel to form an interconnect. The present invention further includes a method of forming an interconnect over a silicon nitride layer. The silicon nitride layer is deposited over a semiconductor substrate and patterned to form a contact opening that is subsequently filled with a conductive material. A metal layer is deposited on the patterned silicon nitride layer and the contact plug and patterned to form the interconnect such that all of the interconnect lies on the contact plug and part of the patterned silicon nitride layer.

    摘要翻译： 描述了在半导体器件中的预制图形通道内形成互连的装置和方法。 本发明包括在半导体器件内形成互连通道的方法。 第一电介质层沉积在衬底上并被图案化以形成随后用接触插塞填充的接触开口。 在图案化的第一介电层和接触插塞上沉积第二介电层。 图案化第二电介质层以形成互连通道，其中第一介电层用作蚀刻停止件以防止蚀刻基板。 本发明还包括形成互连的方法。 将电介质层沉积在衬底上并图案化以形成互连教堂。 金属层沉积在图案化的介电层上并且在互连通道内。 金属层用碱性溶液抛光以除去不在互连教堂内的金属层以形成互连。 本发明还包括在氮化硅层上形成互连的方法。 氮化硅层沉积在半导体衬底上并被图案化以形成随后用导电材料填充的接触开口。 金属层沉积在图案化的氮化硅层和接触插塞上，并被图案化以形成互连，使得所有互连都位于接触插塞和图案化的氮化硅层的一部分上。

    Polycide film
    18.
    发明授权
    Polycide film 失效
    聚酰亚胺膜

    公开(公告)号：US5818092A

    公开(公告)日：1998-10-06

    申请号：US794231

    申请日：1997-01-30

    申请人： Gang Bai ,  David B. Fraser

    发明人： Gang Bai ,  David B. Fraser

    IPC分类号： H01L21/28 ,  H01L21/336 ,  H01L29/49 ,  H01L29/78

    CPC分类号： H01L29/6659 ,  H01L21/28052 ,  H01L29/4941 ,  H01L29/665

    摘要： A method of forming a polycide thin film. First, a silicon layer is formed. Next, a thin barrier layer is formed on the first silicon layer. A second silicon layer is then formed on the barrier layer. Next, a metal layer is formed on the second silicon layer. The metal layer and the second silicon layer are then reacted together to form a silicide.

    摘要翻译： 一种形成多硅化物薄膜的方法。 首先，形成硅层。 接下来，在第一硅层上形成薄的阻挡层。 然后在阻挡层上形成第二硅层。 接下来，在第二硅层上形成金属层。 然后金属层和第二硅层一起反应形成硅化物。

    Optically stabilized telescope
    20.
    发明授权
    Optically stabilized telescope 失效
    光学稳定的望远镜

    公开(公告)号：US4465346A

    公开(公告)日：1984-08-14

    申请号：US906701

    申请日：1978-05-17

    申请人： David B. Fraser

    发明人： David B. Fraser

    IPC分类号： G02B23/00 ,  G02B23/16 ,  G02B27/64 ,  G03B5/00

    CPC分类号： G02B27/646

    摘要： An image stabilized optical device including an objective lens, an eyepiece lens and a prism-composed, image erection system. The image erection system is disposed in the major optical axis of the device, and is gimballed for rotation about two axes normal to the major optical axis of the device.

    摘要翻译： 一种图像稳定的光学装置，包括物镜，目镜和棱镜组成的图像安装系统。 图像安装系统设置在设备的主光轴上，并且被围绕围绕垂直于设备的主光轴的两个轴线旋转。