利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

46 条记录 (耗时 0.027 秒)

    SMART MEMORY BUFFERS
    11.
    发明申请
    SMART MEMORY BUFFERS 有权

    公开(公告)号：US20150193158A1

    公开(公告)日：2015-07-09

    申请号：US14417220

    申请日：2012-10-30

    申请人： Doe Hyun Yoon ,  Naveen Murali-Manohar ,  Jichuan Chang ,  Parthasarathy Ranganathan

    发明人： Doe Hyun Yoon ,  Naveen Murali-Manohar ,  Jichuan Chang ,  Parthasarathy Ranganathan

    IPC分类号： G06F3/06

    CPC分类号： G06F3/0619 ,  G06F3/065 ,  G06F3/0655 ,  G06F3/0656 ,  G06F3/0665 ,  G06F3/0688 ,  G06F3/0689 ,  G06F11/108 ,  G06F2211/1054 ,  G06F2211/1066

    摘要： An example method involves receiving, at a first memory node, data to be written at a memory location in the first memory node. The data is received from a device. At the first memory node, old data is read from the memory location, without sending the old data to the device. The data is written to the memory location. The data and the old data are sent from the first memory node to a second memory node to store parity information in the second memory node without the device determining the parity information. The parity information is based on the data stored in the first memory node.

    摘要翻译： 一种示例性方法涉及在第一存储器节点处接收要写入第一存储器节点中的存储器位置的数据。 从设备接收数据。 在第一个存储器节点，从存储器位置读取旧数据，而不将旧数据发送到设备。 数据被写入存储器位置。 将数据和旧数据从第一存储器节点发送到第二存储器节点，以将奇偶校验信息存储在第二存储器节点中，而不需要设备确定奇偶校验信息。 奇偶校验信息基于存储在第一存储器节点中的数据。

    Hybrid Memory Module
    12.
    发明申请
    Hybrid Memory Module 审中-公开
    混合内存模块

    公开(公告)号：US20130329491A1

    公开(公告)日：2013-12-12

    申请号：US13494761

    申请日：2012-06-12

    申请人： Jichuan Chang ,  Doe Hyun Yoon ,  Parthasarathy Ranganathan

    发明人： Jichuan Chang ,  Doe Hyun Yoon ,  Parthasarathy Ranganathan

    IPC分类号： G11C7/10 ,  G11C11/00 ,  G11C16/04

    CPC分类号： G11C5/04 ,  G11C11/005

    摘要： A hybrid. memory module. The module includes at least two heterogeneous memory devices and a memory buffer in communication with the memory devices to read data from any one of the memory devices and write the data to any other of the memory devices.

    摘要翻译： 混合动力 内存模块 该模块包括至少两个异构存储器件和与存储器件通信的存储器缓冲器，以从存储器件中的任何一个读取数据，并将数据写入存储器件中的任何其它存储器件。