利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

59 条记录 (耗时 0.026 秒)

    Communication among partitioned devices
    11.
    发明申请
    Communication among partitioned devices 有权
    分区设备之间的通信

    公开(公告)号：US20060026299A1

    公开(公告)日：2006-02-02

    申请号：US10902341

    申请日：2004-07-29

    申请人： Gary Gostin ,  Larry McMahan ,  Michael Schroeder ,  Craig Warner ,  Richard Adkisson ,  Huai-Ter Chong ,  David Binford ,  Mark Shaw ,  Joe Cowan ,  Thierry Fevrier ,  Arad Rostampour

    发明人： Gary Gostin ,  Larry McMahan ,  Michael Schroeder ,  Craig Warner ,  Richard Adkisson ,  Huai-Ter Chong ,  David Binford ,  Mark Shaw ,  Joe Cowan ,  Thierry Fevrier ,  Arad Rostampour

    IPC分类号： G06F15/16

    CPC分类号： G06F9/5077 ,  G06F9/544 ,  G06F15/167

    摘要： A computing device having partitions, and a method of communicating between partitions, are disclosed wherein at least one partition comprises: at least one register substantially always accessible to other partitions and capable of defining an address area; at least one address area that may be accessible to other partitions and is capable of being defined by the at least one register; and address areas other than the at least one accessible address area that are not accessible to other partitions. A method of processing interrupts comprising receiving an interrupt, assessing the origin of the interrupt, accepting, rejecting, or further assessing the interrupt, depending on its origin, when further assessing the interrupt, accepting or rejecting the interrupt depending on its contents, and forwarding accepted interrupts but not rejected interrupts to a target processor, and a device carrying out that method are also disclosed.

    摘要翻译： 公开了一种具有分区的计算设备和分区之间的通信方法，其中至少一个分区包括：至少一个寄存器，其基本上总是可被其他分区访问并且能够定义地址区域; 至少一个地址区域，其可以由其他分区访问并且能够由所述至少一个寄存器定义; 以及除了其他分区不可访问的至少一个可访问地址区域以外的地址区域。 一种处理中断的方法，包括接收中断，根据其来源评估中断的起始点，接受，拒绝或进一步评估中断，当进一步评估中断时，根据其中的内容接受或拒绝中断，以及转发 接受的中断但不拒绝对目标处理器的中断，并且还公开了执行该方法的设备。

    Processor interrupt filtering
    12.
    发明申请
    Processor interrupt filtering 失效
    处理器中断过滤

    公开(公告)号：US20050154810A1

    公开(公告)日：2005-07-14

    申请号：US10756434

    申请日：2004-01-12

    申请人： Huai-Ter Chong ,  Gary Gostin ,  Craig Warner

    发明人： Huai-Ter Chong ,  Gary Gostin ,  Craig Warner

    IPC分类号： G06F9/48 ,  G06F12/00

    CPC分类号： G06F9/4812

    摘要： A method for processing an interrupt message in a system having a plurality of processors arranged into at least two partitions. The interrupt message is decoded to identify an interrupt source. If the interrupt source is not in an interrupt set, the interrupt is dropped. If the interrupt source is in a local partition, the interrupt is delivered. If the interrupt source is in the interrupt set and not in the local partition, the interrupt is processed in accordance with at least one of a target enable register and a vector enable register.

    摘要翻译： 一种在具有布置在至少两个分区中的多个处理器的系统中处理中断消息的方法。 中断消息被解码以识别中断源。 如果中断源不在中断集中，则中断被中断。 如果中断源在本地分区中，则中断被传递。 如果中断源处于中断集合而不在本地分区中，则根据目标使能寄存器和向量使能寄存器中的至少一个来处理中断。

    SHIELDING A MEMORY DEVICE
    14.
    发明申请
    SHIELDING A MEMORY DEVICE 有权
    屏蔽记忆设备

    公开(公告)号：US20150081982A1

    公开(公告)日：2015-03-19

    申请号：US14387554

    申请日：2012-04-27

    申请人： Craig Warner ,  Gary Gostin ,  Matthew D. Pickett

    发明人： Craig Warner ,  Gary Gostin ,  Matthew D. Pickett

    IPC分类号： G06F12/08 ,  G06F12/12

    CPC分类号： G06F12/0833 ,  G06F12/0238 ,  G06F12/0866 ,  G06F12/122 ,  G06F13/1673 ,  G06F2212/1036 ,  G06F2212/312 ,  G06F2212/621 ,  G06F2212/7211

    摘要： A method of shielding a memory device (110) from high write rates comprising receiving instructions to write data at a memory container (105), the memory controller (105) composing a cache (120) comprising a number of cache lines defining stored data, with the memory controller (105), updating a cache line in response to a write hit in the cache (120), and with the memory controller (105), executing the instruction to write data in response to a cache miss to a cache line within the cache (120) in which the memory controller (105) prioritizes for writing to the cache (120) over writing to the memory device (110).

    摘要翻译： 一种将存储器件（110）从高写入速率屏蔽的方法，包括接收在存储容器（105）上写入数据的指令，所述存储器控制器（105）构成包括定义存储数据的多条高速缓存行的高速缓存（120） 利用存储器控制器（105），响应于高速缓存（120）中的写命中，以及与存储器控制器（105）一起更新高速缓存行，响应于高速缓存未命中将数据写入高速缓存行 在所述存储器控制器（105）通过写入所述存储器件（110）的优先级来写入高速缓存（120）的高速缓存（120）内。

    Managing latencies in a multiprocessor interconnect
    15.
    发明授权
    Managing latencies in a multiprocessor interconnect 有权
    管理多处理器互连中的延迟

    公开(公告)号：US08732331B2

    公开(公告)日：2014-05-20

    申请号：US13122331

    申请日：2008-10-02

    申请人： Gregg B Lesartre ,  Craig Warner ,  Gary Gostin ,  John W Bockhaus

    发明人： Gregg B Lesartre ,  Craig Warner ,  Gary Gostin ,  John W Bockhaus

    IPC分类号： H04L12/801

    CPC分类号： G06F15/173

    摘要： In a computing system having a plurality of transaction source nodes issuing transactions into a switching fabric, an underserviced node notifies source nodes in the system that it needs additional system bandwidth to timely complete an ongoing transaction. The notified nodes continue to process already started transactions to completion, but stop the introduction of new traffic into the fabric until such time as the underserviced node indicates that it has progressed to a preselected point.

    摘要翻译： 在具有将事务发送到交换结构中的多个事务源节点的计算系统中，欠授权节点通知系统中的源节点需要额外的系统带宽以及时完成正在进行的事务。 所通知的节点继续处理已经开始的事务完成，但是停止将新流量引入到结构中，直到欠观察节点指示它已经进展到预先选择的点为止。

    Cache coherency within multiprocessor computer system
    16.
    发明授权
    Cache coherency within multiprocessor computer system 有权
    多处理器计算机系统中的缓存一致性

    公开(公告)号：US08539164B2

    公开(公告)日：2013-09-17

    申请号：US12244700

    申请日：2008-10-02

    申请人： Craig Warner ,  Gary Gostin ,  Dan Robinson

    发明人： Craig Warner ,  Gary Gostin ,  Dan Robinson

    IPC分类号： G06F13/00

    CPC分类号： G06F12/082 ,  G06F12/0831 ,  G06F12/12 ,  G06F2212/1048

    摘要： An embodiment of a multiprocessor computer system comprises main memory, a remote processor capable of accessing the main memory, a remote cache device operative to store accesses by said remote processor to said main memory, and a filter tag cache device associated with the main memory. The filter cache device is operative to store information relating to remote ownership of data in the main memory including ownership by the remote processor. The filter cache device is operative to selectively invalidate filter tag cache entries when space is required in the filter tag cache device for new cache entries. The remote cache device is responsive to events indicating that a cache entry has low value to the remote processor to send a hint to the filter tag cache device. The filter tag cache device is responsive to a hint in selecting a filter tag cache entry to invalidate.

    摘要翻译： 多处理器计算机系统的实施例包括主存储器，能够访问主存储器的远程处理器，可操作以存储所述远程处理器对所述主存储器的访问的远程高速缓存设备以及与主存储器相关联的过滤器标签高速缓存设备。 过滤器高速缓存设备用于存储与主存储器中的数据的远程所有权有关的信息，包括远程处理器的所有权。 过滤器高速缓存设备可操作以在过滤器标签高速缓存设备中为新的高速缓存条目需要空间时，选择性地使过滤器标签高速缓存条目无效。 远程高速缓存设备响应于指示高速缓存条目对于远程处理器具有低值以向该过滤器标签高速缓存设备发送提示的事件。 过滤器标签缓存设备响应于选择过滤器标签高速缓存条目以使其无效的提示。

    MANAGING LATENCIES IN A MULTIPROCESSOR INTERCONNECT
    17.
    发明申请
    MANAGING LATENCIES IN A MULTIPROCESSOR INTERCONNECT 有权
    在多处理器互连中管理延迟

    公开(公告)号：US20110179423A1

    公开(公告)日：2011-07-21

    申请号：US13122331

    申请日：2008-10-02

    申请人： Gregg B. Lesartre ,  Craig Warner ,  Gary Gostin ,  John W. Bockhaus

    发明人： Gregg B. Lesartre ,  Craig Warner ,  Gary Gostin ,  John W. Bockhaus

    IPC分类号： G06F9/50

    CPC分类号： G06F15/173

    摘要： In a computing system having a plurality of transaction source nodes issuing transactions into a switching fabric, an underserviced node notifies source nodes in the system that it needs additional system bandwidth to timely complete an ongoing transaction. The notified nodes continue to process already started transactions to completion, but stop the introduction of new traffic into the fabric until such time as the underserviced node indicates that it has progressed to a preselected point.

    摘要翻译： 在具有将事务发送到交换结构中的多个事务源节点的计算系统中，欠授权节点通知系统中的源节点需要额外的系统带宽以及时完成正在进行的事务。 所通知的节点继续处理已经开始的事务完成，但是停止将新流量引入到结构中，直到欠观察节点指示它已经进展到预先选择的点为止。

    System and method for cooling an electronic component
    20.
    发明授权
    System and method for cooling an electronic component 有权
    用于冷却电子部件的系统和方法

    公开(公告)号：US07551440B2

    公开(公告)日：2009-06-23

    申请号：US11657145

    申请日：2007-01-24

    申请人： Christian Belady ,  Darius Tanksalvala ,  Gary Gostin

    发明人： Christian Belady ,  Darius Tanksalvala ,  Gary Gostin

    IPC分类号： H05K7/20

    CPC分类号： H05K7/20254 ,  G06F1/20

    摘要： A cooling system has at least one heat conducting element in thermal contact with an electronic component. A heat exchanger is in fluid communication with the heat conducting element. The heat exchanger is configured to provide a working fluid to the at least one heat conducting element to facilitate dissipation of heat from the respective electronic component. The heat exchanger has a form factor dimensioned and configured for mounting in a preconfigured hardware unit slot of a computer chassis.

    摘要翻译： 冷却系统具有与电子部件热接触的至少一个导热元件。 热交换器与导热元件流体连通。 热交换器被配置为向至少一个导热元件提供工作流体以便于散发来自相应电子部件的热量。 热交换器具有尺寸和配置用于安装在计算机机箱的预配置的硬件单元插槽中的形状因子。