公开(公告)号：US08418021B2

公开(公告)日：2013-04-09

申请号：US12645490

申请日：2009-12-23

申请人： Li-Lien Lin ,  Chao-Yi Wu ,  Chien-Chung Wu ,  Li-Chun Tu

发明人： Li-Lien Lin ,  Chao-Yi Wu ,  Chien-Chung Wu ,  Li-Chun Tu

IPC分类号： G06F11/00

CPC分类号： H03M13/152 ,  G06F11/1068 ,  H03M13/6516

摘要： One exemplary storage controller of controlling data access of a storage device includes an encoding circuit and a control circuit. The encoding circuit is programmable to support a plurality of different finite fields, and implemented for generating encoded data according to an adjustable finite field setting. The control circuit is implemented for controlling the adjustable finite field setting of the encoding circuit and recording data into the storage device according to the encoded data. Another exemplary storage controller of controlling data access of a storage device includes a decoding circuit and a control circuit. The decoding circuit is programmable to support a plurality of different finite fields, and implemented for generating decoded data according to an adjustable finite field setting. The control circuit is implemented for reading data from the storage device to obtain readout data and controlling the adjustable finite field setting of the decoding circuit.

摘要翻译： 用于控制存储设备的数据访问的一个示例性存储控制器包括编码电路和控制电路。 编码电路是可编程的，以支持多个不同的有限域，并且被实现用于根据可调节的有限域设置产生编码数据。 实施控制电路，用于控制编码电路的可调节有限域设置，并根据编码数据将数据记录到存储设备中。 用于控制存储设备的数据访问的另一示例性存储控制器包括解码电路和控制电路。 解码电路是可编程的以支持多个不同的有限域，并且被实现用于根据可调整的有限域设置产生解码数据。 控制电路实现用于从存储装置读取数据以获得读出数据并控制解码电路的可调节有限域设置。

公开(公告)号：US20100219908A1

公开(公告)日：2010-09-02

申请号：US12394068

申请日：2009-02-27

申请人： Li-Chun Tu ,  Chia-Wei Liao ,  Tysh-Bin Liu

发明人： Li-Chun Tu ,  Chia-Wei Liao ,  Tysh-Bin Liu

IPC分类号： H03H7/00

CPC分类号： H03M3/396 ,  H03M3/502

摘要： A digital to analog converter for converting a digital input signal provided by a host to an analog output signal includes a modulator receiving the digital input signal, modulating the digital input signal, and outputting a modulated signal, and a filtering circuit receiving the modulated signal, low pass filtering the modulated signal, and outputting the analog output signal to an output node. The filtering circuit includes a first switching circuit for adjusting the bandwidth of the filtering circuit according to a bandwidth switching signal.

摘要翻译： 用于将由主机提供的数字输入信号转换为模拟输出信号的数模转换器包括调制器，接收数字输入信号，调制数字输入信号并输出​​调制信号，以及滤波电路接收调制信号， 低通滤波调制信号，并将模拟输出信号输出到输出节点。 滤波电路包括：第一切换电路，用于根据带宽切换信号调整滤波电路的带宽。

公开(公告)号：US08971378B2

公开(公告)日：2015-03-03

申请号：US13308559

申请日：2011-12-01

申请人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

发明人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

IPC分类号： H04B1/00 ,  H04B1/40

CPC分类号： H04B1/40

摘要： A wireless communication device including an integrated processing circuit and a first memory is provided. The integrated processing circuit includes a processing unit capable of processing a wireless communication signal and a radio frequency (RF) unit capable of performing a conversion between a radio frequency (RF) signal and a baseband signal, wherein the wireless communication signal is one of the RF signal and the baseband signal. The first memory is coupled to the integrated processing circuit. The first memory is capable of storing data used by the processing unit, wherein the integrated processing circuit and the first memory are packaged in a single semiconductor package.

摘要翻译： 提供一种包括集成处理电路和第一存储器的无线通信装置。 集成处理电路包括能够处理无线通信信号的处理单元和能够执行射频（RF）信号和基带信号之间的转换的射频（RF）单元，其中无线通信信号是 RF信号和基带信号。 第一存储器耦合到集成处理电路。 第一存储器能够存储由处理单元使用的数据，其中集成处理电路和第一存储器封装在单个半导体封装中。

公开(公告)号：US08447917B2

公开(公告)日：2013-05-21

申请号：US12721724

申请日：2010-03-11

申请人： Yeow-Chyi Chen ,  Hong-Ching Chen ,  Li-Chun Tu ,  Tzu-Chieh Lin ,  Chi-Wei Peng

发明人： Yeow-Chyi Chen ,  Hong-Ching Chen ,  Li-Chun Tu ,  Tzu-Chieh Lin ,  Chi-Wei Peng

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F13/1684 ,  Y02D10/14

摘要： A flash memory device includes a memory array and a memory control circuit. The memory array includes memory modules. Each memory module is located in a memory channel and includes a predetermined number of memory cells. The memory control circuit is coupled to the memory array via an address latch enable (ALE) pin and a command latch enable (CLE) pin. The ALE pin and the CLE pin are coupled to all of the memory cells and shared by all of the memory cells in the memory array.

摘要翻译： 闪存器件包括存储器阵列和存储器控制电路。 存储器阵列包括存储器模块。 每个存储器模块位于存储器通道中并且包括预定数量的存储器单元。 存储器控制电路通过地址锁存使能（ALE）引脚和命令锁存使能（CLE）引脚耦合到存储器阵列。 ALE引脚和CLE引脚耦合到所有存储单元，并由存储器阵列中的所有存储单元共享。

公开(公告)号：US20100251068A1

公开(公告)日：2010-09-30

申请号：US12645490

申请日：2009-12-23

申请人： Li-Lien Lin ,  Chao-Yi Wu ,  Chien-Chung Wu ,  Li-Chun Tu

发明人： Li-Lien Lin ,  Chao-Yi Wu ,  Chien-Chung Wu ,  Li-Chun Tu

IPC分类号： H03M13/05 ,  G06F11/10 ,  H03M13/29

CPC分类号： H03M13/152 ,  G06F11/1068 ,  H03M13/6516

摘要： One exemplary storage controller of controlling data access of a storage device includes an encoding circuit and a control circuit. The encoding circuit is programmable to support a plurality of different finite fields, and implemented for generating encoded data according to an adjustable finite field setting. The control circuit is implemented for controlling the adjustable finite field setting of the encoding circuit and recording data into the storage device according to the encoded data. Another exemplary storage controller of controlling data access of a storage device includes a decoding circuit and a control circuit. The decoding circuit is programmable to support a plurality of different finite fields, and implemented for generating decoded data according to an adjustable finite field setting. The control circuit is implemented for reading data from the storage device to obtain readout data and controlling the adjustable finite field setting of the decoding circuit.

摘要翻译： 用于控制存储设备的数据访问的一个示例性存储控制器包括编码电路和控制电路。 编码电路是可编程的，以支持多个不同的有限域，并且被实现用于根据可调节的有限域设置产生编码数据。 实施控制电路，用于控制编码电路的可调节有限域设置，并根据编码数据将数据记录到存储设备中。 用于控制存储设备的数据访问的另一示例性存储控制器包括解码电路和控制电路。 解码电路是可编程的以支持多个不同的有限域，并且被实现用于根据可调整的有限域设置产生解码数据。 控制电路实现用于从存储装置读取数据以获得读出数据并控制解码电路的可调节有限域设置。

公开(公告)号：US20120207191A1

公开(公告)日：2012-08-16

申请号：US13308559

申请日：2011-12-01

申请人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

发明人： Li-Chun Tu ,  Chia-Hao Yang ,  Tsung-Huang Chen

IPC分类号： H04L27/00 ,  H04B1/713 ,  H04B17/00

CPC分类号： H04B1/40

摘要： A wireless communication device including an integrated processing circuit and a first memory is provided. The integrated processing circuit includes a processing unit capable of processing a wireless communication signal and a radio frequency (RF) unit capable of performing a conversion between a radio frequency (RF) signal and a baseband signal, wherein the wireless communication signal is one of the RF signal and the baseband signal. The first memory is coupled to the integrated processing circuit. The first memory is capable of storing data used by the processing unit, wherein the integrated processing circuit and the first memory are packaged in a single semiconductor package.

摘要翻译： 提供一种包括集成处理电路和第一存储器的无线通信装置。 集成处理电路包括能够处理无线通信信号的处理单元和能够执行射频（RF）信号和基带信号之间的转换的射频（RF）单元，其中无线通信信号是 RF信号和基带信号。 第一存储器耦合到集成处理电路。 第一存储器能够存储由处理单元使用的数据，其中集成处理电路和第一存储器封装在单个半导体封装中。

公开(公告)号：US20100332734A1

公开(公告)日：2010-12-30

申请号：US12721724

申请日：2010-03-11

申请人： Yeow-Chyi Chen ,  Hong-Ching Chen ,  Li-Chun Tu ,  Tzu-Chieh Lin ,  Chi-Wei Peng

发明人： Yeow-Chyi Chen ,  Hong-Ching Chen ,  Li-Chun Tu ,  Tzu-Chieh Lin ,  Chi-Wei Peng

IPC分类号： G06F12/00 ,  G06F12/02

CPC分类号： G06F13/1684 ,  Y02D10/14

摘要： A flash memory device includes a memory array and a memory control circuit. The memory array includes memory modules. Each memory module is located in a memory channel and includes a predetermined number of memory cells. The memory control circuit is coupled to the memory array via an address latch enable (ALE) pin and a command latch enable (CLE) pin. The ALE pin and the CLE pin are coupled to all of the memory cells and shared by all of the memory cells in the memory array.

摘要翻译： 闪存器件包括存储器阵列和存储器控制电路。 存储器阵列包括存储器模块。 每个存储器模块位于存储器通道中并且包括预定数量的存储器单元。 存储器控制电路通过地址锁存使能（ALE）引脚和命令锁存使能（CLE）引脚耦合到存储器阵列。 ALE引脚和CLE引脚耦合到所有存储单元，并由存储器阵列中的所有存储单元共享。

公开(公告)号：US07673198B1

公开(公告)日：2010-03-02

申请号：US11164476

申请日：2005-11-23

申请人： Li-Chun Tu ,  Chun-Yu Lin ,  Chao-Long Tsai ,  Chun-Chieh Shih

发明人： Li-Chun Tu ,  Chun-Yu Lin ,  Chao-Long Tsai ,  Chun-Chieh Shih

IPC分类号： G01R31/28

CPC分类号： G01R31/316

摘要： A testing system includes an integrated circuit having an analog design under test and a processor; an digital-to-analog converter (DAC), coupled to the analog design under test and the processor, for converting a digital testing sequence output of the processor into an analog testing sequence fed into the analog design under test; a analog-to-digital converter (ADC), coupled to the analog design under test and the processor, for converting an analog testing response of the analog design under test into a digital testing response fed into the processor; and an external tester, coupled to the processor of the integrated circuit, for sequentially outputting a program sequence to the processor; wherein the processor executes the program sequence without un-predictable conditional jump to get a testing result of the testing system and then outputs the testing result to the external tester.

摘要翻译： 测试系统包括具有待测模拟设计的集成电路和处理器; 耦合到待测模拟设计和处理器的数模转换器（DAC），用于将处理器的数字测试序列输出转换为馈送到被测模拟设计的模拟测试序列; 耦合到待测模拟设计和处理器的模拟 - 数字转换器（ADC），用于将被测模拟设计的模拟测试响应转换为馈送到处理器的数字测试响应; 以及耦合到所述集成电路的处理器的外部测试器，用于将程序序列顺序地输出到所述处理器; 其中处理器执行程序序列而不具有不可预测的条件跳转以获得测试系统的测试结果，然后将测试结果输出到外部测试器。

公开(公告)号：US20080005491A1

公开(公告)日：2008-01-03

申请号：US11625349

申请日：2007-01-22

申请人： Chih-Ching Chen ,  Li-Chun Tu

发明人： Chih-Ching Chen ,  Li-Chun Tu

IPC分类号： G06F13/00 ,  G06F12/00

CPC分类号： G06F12/0284

摘要： A memory sharing method for at least a functional module and a target module is disclosed. The functional module includes at least a static random access memory (SRAM), the memory sharing method includes the steps of calculating a memory capacity of the functional module; if a total memory capacity of a module group satisfies a memory capacity requirement of the target module, allocating the SRAM of the module group, wherein the module group comprises at least one functional module; and accessing the SRAM of the functional module of the module group by utilizing the target module.

摘要翻译： 公开了用于至少功能模块和目标模块的存储器共享方法。 所述功能模块至少包括静态随机存取存储器（SRAM），所述存储器共享方法包括计算所述功能模块的存储器容量的步骤; 如果模块组的总存储器容量满足目标模块的存储器容量要求，则分配模块组的SRAM，其中模块组包括至少一个功能模块; 并通过利用目标模块访问模块组的功能模块的SRAM。

公开(公告)号：US07315931B2

公开(公告)日：2008-01-01

申请号：US10605165

申请日：2003-09-12

申请人： Cheng-Te Chuang ,  Yuan-Ting Wu ,  Li-Chun Tu

发明人： Cheng-Te Chuang ,  Yuan-Ting Wu ,  Li-Chun Tu

IPC分类号： G06F12/00

CPC分类号： G06F12/0623

摘要： A method for managing an external memory of a microprocessor so that the external memory only contains one copy of a common area. By providing an address translator, mapping the page and the address of the common area of the page pointed by a microprocessor to the physical address of the common area of the external memory, using the address translator to translate a page and an address pointed by a microprocessor to a physical address of the external memory, and using the microprocessor to access data stored at the physical address of the external memory; the memory can be more efficiently used.

摘要翻译： 一种用于管理微处理器的外部存储器的方法，使得外部存储器仅包含公共区域的一个副本。 通过提供地址转换器，将由微处理器指向的页面的公共区域的地址和外部存储器的公共区域的物理地址映射到外部存储器的公共区域的物理地址，使用地址转换器来翻译页面和由 微处理器到外部存储器的物理地址，并使用微处理器访问存储在外部存储器的物理地址的数据; 可以更有效地使用内存。