公开(公告)号：US4695867A

公开(公告)日：1987-09-22

申请号：US775044

申请日：1985-08-21

申请人： Peter Flohrs ,  Hartmut Michel

发明人： Peter Flohrs ,  Hartmut Michel

IPC分类号： H01L29/73 ,  H01L21/331 ,  H01L21/8222 ,  H01L23/528 ,  H01L27/082 ,  H01L29/06 ,  H01L29/40 ,  H01L27/02

CPC分类号： H01L29/402 ,  H01L23/528 ,  H01L27/0825 ,  H01L2924/0002

摘要： A semiconductor arrangement is suggested which is provided with a capacity transistor and a drive transistor in form of a Dralington-circuit. Thereby, the two transistors are monolithically integrated with a planar technique in a common substrate (8), which forms the two collector zones of the two transistors (T1,T2). A passivation layer (14) covers the main face of substrate (8) covering this main surface with the exception of contact windows. A cover electrode (13) is disposed above the passivation layer in the area between the collector zone and the base zone (4) of the capacity transistor (T2), whereby this passivation layer is connected with a resistor strip (2) at a distance from the base zone (4) for adjusting its potential. An additional guard strip (3) is diffused into the main surface between the resistor strip (2) and the base zone (4). In order to prevent a voltage rupture in the area of the resistor strip (2), the passivation layer is designed thinner at the area adjacent the base zone (4) than in the remaining area beneath the cover electrode (13).

摘要翻译： PCT No.PCT / DE85 / 00118 Sec。 371日期1985年8月21日 102（e）1985年8月21日PCT PCT公布1985年4月16日PCT公布。 出版物WO85 / 05497 日期为1985年12月5日。提出了一种半导体装置，其具有容量晶体管和Dralington电路形式的驱动晶体管。 由此，两个晶体管在共同的衬底（8）中与平面技术单片集成，形成两个晶体管（T1，T2）的两个集电极区。 除了接触窗外，钝化层（14）覆盖覆盖该主表面的基板（8）的主面。 覆盖电极（13）设置在容纳晶体管（T2）的集电区域和基极区域（4）之间的区域中的钝化层上方，由此该钝化层与电阻条（2）在一定距离处连接 从基区（4）调整其电位。 附加的保护条（3）扩散到电阻条（2）和基区（4）之间的主表面。 为了防止电阻条（2）的区域中的电压破裂，钝化层在与基极区（4）相邻的区域比在覆盖电极（13）下方的剩余区域更薄。

公开(公告)号：US4618875A

公开(公告)日：1986-10-21

申请号：US525031

申请日：1983-08-08

申请人： Peter Flohrs

发明人： Peter Flohrs

IPC分类号： H01L29/73 ,  H01L21/331 ,  H01L21/8222 ,  H01L27/08 ,  H01L27/082 ,  H01L29/06 ,  H01L29/40 ,  H01L27/02 ,  H01L29/34 ,  H03K3/26

CPC分类号： H01L29/402 ,  H01L27/0825

摘要： A Darlington transistor circuit having a power transistor and a driver transistor is proposed. The two transistors are monolithically integrated in a common substrate (10) by a planar process, the substrate forming the collector zones of the two transistors. On the main surface of the substrate (10) there is a passivation layer (13) covering this main surface with the exception of contact windows. The base-collector junctions of the two transistors are protected by a metal electrode (15), which is located above the passivation layer (13) and extends up to a stop ring (14), which is disposed beneath the passivation layer (13) in the substrate (10). The potential at the cover electrode (15) is adjustable with the aid of a voltage divider (16). (FIG. 3).

摘要翻译： PCT No.PCT / DE82 / 00234 Sec。 371日期：1983年8月8日 102（e）日期：1983年8月8日PCT PCT日期：1982年12月30日PCT公布。 第WO83 / 02528号公报 日期为1983年7月21日。提出了具有功率晶体管和驱动晶体管的达林顿晶体管电路。 两个晶体管通过平面工艺单片集成在公共衬底（10）中，衬底形成两个晶体管的集电极区。 在基板（10）的主表面上，除了接触窗口之外，还存在覆盖该主表面的钝化层（13）。 两个晶体管的基极 - 集电极结通过金属电极（15）来保护，金属电极（15）位于钝化层（13）的上方并延伸到设置在钝化层（13）下面的止动环（14） 在基板（10）中。 借助于分压器（16），覆盖电极（15）处的电位是可调节的。 （图3）。

公开(公告)号：US4599638A

公开(公告)日：1986-07-08

申请号：US541333

申请日：1983-09-15

申请人： Peter Flohrs

发明人： Peter Flohrs

IPC分类号： H01L29/73 ,  H01L21/33 ,  H01L21/331 ,  H01L27/082 ,  H01L29/06 ,  H01L29/40 ,  H01L29/70 ,  H01L29/861 ,  H01L27/02

CPC分类号： H01L29/402 ,  H01L27/0825

摘要： A planar semiconductor structure is proposed which has a monocrystalline semiconductor chip (10) of a specific conductivity type, a first zone (11) of the opposite conductivity type introduced into the semiconductor chip (10) by diffusion from a main surface and together with the material making up the semiconductor chip (10) forming a p-n junction (12), and a passivation layer (13) covering this same main surface of the semiconductor chip (10) with the exception of contact windows. A second, annular zone (14) acting as a stop ring and having the same conductivity type as the basic material making up the semiconductor chip (10) but a higher concentration of impurities is introduced into the semiconductor chip (10) from the same main surface such that it surrounds the first zone (11). A metallizing coating acting as a cover electrode (15) is applied to the passivation layer (13), surrounding the p-n junction (12) annularly and overlapping the line of intersection of this junction with the main surface of the semiconductor chip (10). This metallizing coating extends into the region above the annular zone (14). The potential of the cover electrode (15) is adjustable such that it is between the potential of the first zone (11) and the potential of a portion of the semiconductor chip (10) located outside the first zone (11) and having a conductivity type opposite that of the first zone (11). In order to adjust the potential at the cover electrode (15), a voltage divider (16) is provided (FIG. 1).

摘要翻译： PCT No.PCT / DE82 / 00175 Sec。 371日期1983年9月15日 102（e）日期1983年9月15日PCT提交1982年9月3日PCT公布。 出版物WO83 / 02529 日本时间：1983年7月21日。提出了一种具有特定导电类型的单晶半导体芯片（10）的平面半导体结构，通过从半导体芯片（10） 主表面，以及构成形成pn结（12）的半导体芯片（10）的材料以及覆盖半导体芯片（10）的相同主表面的钝化层（13），除了接触窗口之外。 用作止动环并具有与构成半导体芯片（10）的基本材料相同的导电类型但是较高浓度的杂质的第二环形区域（14）从相同的主体引入到半导体芯片（10） 表面，使得其围绕第一区域（11）。 用作覆盖电极（15）的金属化涂层被施加到钝化层（13）上，围绕p-n结（12）环绕并与该结与该半导体芯片（10）的主表面的交叉线重叠。 该金属化涂层延伸到环形区域（14）上方的区域中。 覆盖电极（15）的电位是可调节的，使得其位于第一区域（11）的电位和位于第一区域（11）外部的半导体芯片（10）的一部分的电位之间并且具有导电性 类型与第一区域（11）相反。 为了调整覆盖电极（15）的电位，设置有分压器（16）（图1）。

公开(公告)号：US3942244A

公开(公告)日：1976-03-09

申请号：US473228

申请日：1974-05-24

申请人： Peter Flohrs ,  Horst Schafer

发明人： Peter Flohrs ,  Horst Schafer

IPC分类号： H01L21/00 ,  H01L21/288 ,  H01L21/60 ,  B01J17/00

CPC分类号： H01L21/00 ,  H01L21/288 ,  H01L24/80 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01012 ,  H01L2924/01013 ,  H01L2924/01029 ,  H01L2924/01032 ,  H01L2924/01042 ,  H01L2924/01046 ,  H01L2924/01047 ,  H01L2924/01074 ,  H01L2924/01079 ,  H01L2924/01082 ,  H01L2924/01322 ,  H01L2924/014 ,  H01L2924/12036

摘要： A semiconductor electrode is prepared by (a) contacting a semiconductor w a first contacting metal (capable of forming an alloy with the semiconductor), (b) contacting the first contacting metal with a ductile layer of a second contacting metal, (c) heating the resulting combination so as to form, simultaneously, a liquid phase between the semiconductor and the first contacting metal and between the first contacting metal and the ductile second contacting metal, however leaving intact a major portion of the ductile second contacting metal layer, and (d) cooling the thus obtained product whereby a solder contact which is resistant to load fluctuations can be readily made on the ductile layer with known semiconductor hard solder.

摘要翻译： （a）使半导体与第一接触金属（能够与半导体形成合金）接触，（b）使第一接触金属与第二接触金属的延性层接触，（c）加热 所得到的组合以便同时形成半导体和第一接触金属之间以及第一接触金属和延性第二接触金属之间的液相，然而，完整的延展第二接触金属层的主要部分和（ d）冷却由此获得的产品，从而可以在具有已知半导体硬焊料的延性层上容易地形成耐负荷波动的焊料接触。