公开(公告)号：US06715021B1

公开(公告)日：2004-03-30

申请号：US09732687

申请日：2000-12-08

申请人： Somnath Paul ,  S. Babar Raza

发明人： Somnath Paul ,  S. Babar Raza

IPC分类号： G06F1300

CPC分类号： G06F13/362

摘要： An apparatus comprising a plurality of storage devices and a scheduler circuit. Each of the plurality of storage devices may be configured to store and present one or more packets of a data stream over one or more first busses operating at a first speed. The scheduler circuit may be configured to determine which of the plurality of storage devices transmits the packets of the data stream. A second bus that may be configured to carry look ahead information and synchronize the plurality of devices. The second bus may operate at a second speed.

摘要翻译： 一种包括多个存储装置和调度器电路的装置。 多个存储设备中的每一个可以被配置为在一个或多个以第一速度操作的第一总线上存储和呈现数据流的一个或多个分组。 调度器电路可以被配置为确定多个存储设备中的哪个存储设备发送数据流的分组。 第二总线，其可被配置为携带查看信息并使多个设备同步。 第二总线可以以第二速度操作。

公开(公告)号：US06665265B1

公开(公告)日：2003-12-16

申请号：US09435749

申请日：1999-11-08

申请人： S. Babar Raza

发明人： S. Babar Raza

IPC分类号： H04L106

CPC分类号： H04J3/04 ,  H04J3/14 ,  H04J2203/0025 ,  H04J2203/006 ,  H04L1/00

摘要： A method of validating data between a path generator and a path processor, comprising the steps of (A) transmitting validation data from said path generator to said path processor on a data path, (B) sequentially transmitting data on said data path, (C) determining if the transmitted data is valid in response to the validation data and (D) using the overhead data by the processor when the overhead data is validated by the validation data.

摘要翻译： 一种验证路径生成器和路径处理器之间的数据的方法，包括以下步骤：（A）在数据路径上从所述路径生成器向所述路径处理器发送验证数据，（B）在所述数据路径上顺序发送数据，（C ）确定所发送的数据是否响应于验证数据是有效的，并且（D）当开销数据由验证数据验证时，由处理器使用开销数据。

公开(公告)号：US06629226B1

公开(公告)日：2003-09-30

申请号：US09732685

申请日：2000-12-08

申请人： Somnath Paul ,  S. Babar Raza

发明人： Somnath Paul ,  S. Babar Raza

IPC分类号： G06F1314

CPC分类号： G06F5/065 ,  G06F13/1615

摘要： An interface coupled to a multiqueue storage device and configured to interface the multiqueue storage device with one or more handshaking signals. The multiqueue storage device and the interface may be configured to transfer variable size data packets.

摘要翻译： 耦合到多队列存储设备并被配置为将所述多队列存储设备与一个或多个握手信号进行接口的接口。 多队列存储设备和接口可以被配置为传送可变大小的数据分组。

公开(公告)号：US06581144B1

公开(公告)日：2003-06-17

申请号：US09676170

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F1200

CPC分类号： G06F5/10 ,  G06F5/065

摘要： An apparatus for implementing memory initialization comprising a logic circuit configured to present an address to a memory. The memory initialization may occur as a background process.

摘要翻译： 一种用于实现存储器初始化的装置，包括被配置为向存储器呈现地址的逻辑电路。 存储器初始化可能作为后台进程发生。

公开(公告)号：US06195360B1

公开(公告)日：2001-02-27

申请号：US08970058

申请日：1997-11-13

申请人： S. Babar Raza ,  M. Magdy Talaat

发明人： S. Babar Raza ,  M. Magdy Talaat

IPC分类号： H04L1228

CPC分类号： H04L12/44 ,  H04L29/06 ,  H04L69/18

摘要： The present invention concerns a method and architecture comprising a first circuit, a second circuit, and a logic circuit coupled to said first and second circuits. The first segment generally comprises a first repeater core configured to operate at one of a plurality of speeds and a first port. The second segment generally comprises a second repeater core configured to operate at one of a plurality of speeds and a second port. A logic circuit may be configured to couple each of the first and second ports to either the first or second repeater core.

公开(公告)号：US6097738A

公开(公告)日：2000-08-01

申请号：US966938

申请日：1997-11-10

申请人： M. Magdy Talaat ,  S. Babar Raza

发明人： M. Magdy Talaat ,  S. Babar Raza

IPC分类号： H04J1/10

CPC分类号： H04L12/413

摘要： A circuit and method comprising a first logic circuit, a second logic circuit and a speed detect circuit. The first logic circuit may be configured to present a global signal in response to a plurality of first speed indication signals. The speed detect circuit may be configured to present a plurality of second speed indication signals in response to an input operating at one of a plurality of speeds. The second logic circuit may be configured to present a plurality of internal speed indication signals, each in response to (i) the global signal and (ii) one of the plurality of the speed indication signals.

摘要翻译： 一种包括第一逻辑电路，第二逻辑电路和速度检测电路的电路和方法。 第一逻辑电路可以被配置为响应于多个第一速度指示信号呈现全局信号。 速度检测电路可以被配置为响应于以多个速度中的一个速度操作的输入来呈现多个第二速度指示信号。 第二逻辑电路可以被配置为响应于（i）全局信号和（ii）多个速度指示信号中的一个，呈现多个内部速度指示信号。

公开(公告)号：US07334147B1

公开(公告)日：2008-02-19

申请号：US10254103

申请日：2002-09-24

申请人： S. Babar Raza

发明人： S. Babar Raza

IPC分类号： H04L7/00 ,  H04J3/06

CPC分类号： H04J3/0685 ,  H04J3/0623 ,  H04J2203/0025

摘要： An apparatus comprising a first circuit and a second circuit. The first circuit may be configured to synchronize at least one transport overhead byte with a pulse on an external pin. The second circuit may be configured to synchronize the transport overhead byte to the overhead processor. The overhead processor may be synchronized with (i) an overhead generator and (ii) an overhead extractor.

摘要翻译： 一种包括第一电路和第二电路的装置。 第一电路可以被配置为使至少一个传输开销字节与外部引脚上的脉冲同步。 第二电路可以被配置为将传输开销字节同步到架空处理器。 开销处理器可以与（i）架空发生器和（ii）开销提取器同步。

公开(公告)号：US06816979B1

公开(公告)日：2004-11-09

申请号：US09775372

申请日：2001-02-01

申请人： Jiann-Cheng Chen ,  Somnath Paul ,  S. Babar Raza

发明人： Jiann-Cheng Chen ,  Somnath Paul ,  S. Babar Raza

IPC分类号： G06F112

CPC分类号： G06F1/12

摘要： An apparatus comprising a first logic circuit and a second logic circuit. The first logic circuit may comprise one or more counters and may be configured to synchronize a plurality of input clock signals. The second logic circuit may be configured to detect and present a faster clock signal of the synchronized clock signals.

公开(公告)号：US06631455B1

公开(公告)日：2003-10-07

申请号：US09676705

申请日：2000-09-29

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F1200

CPC分类号： G06F5/065 ,  G06F5/10

摘要： An apparatus for initializing a default value of a queue. The apparatus comprising a memory section having a first storage element and a second storage element. The apparatus may be configured to pass the default value and initialize the default value of the queue without writing to the memory section.

摘要翻译： 用于初始化队列的默认值的装置。 该装置包括具有第一存储元件和第二存储元件的存储器部分。 该设备可以被配置为传递默认值并初始化队列的默认值而不写入存储器部分。

公开(公告)号：US06625711B1

公开(公告)日：2003-09-23

申请号：US09714441

申请日：2000-11-16

申请人： S. Babar Raza ,  Somnath Paul

发明人： S. Babar Raza ,  Somnath Paul

IPC分类号： G06F1200

CPC分类号： G06F13/4059 ,  G06F5/06 ,  G06F2205/063

摘要： An apparatus comprising a plurality of devices configured to store and present data to a plurality of queues. Each of the plurality of devices may be configured to receive (i) one or more first control signals configured to control data transfer and (ii) one or more second control signals to configure the plurality of queues. A particular one or more of the plurality of devices may be selected in response to one or more device identification bits.

摘要翻译： 一种装置，包括被配置为存储和呈现数据到多个队列的多个设备。 多个装置中的每一个可以被配置为接收（i）配置成控制数据传送的一个或多个第一控制信号，以及（ii）一个或多个第二控制信号以配置多个队列。 可以响应于一个或多个设备标识位来选择多个设备中的特定一个或多个设备。