公开(公告)号：US08329531B2

公开(公告)日：2012-12-11

申请号：US12917870

申请日：2010-11-02

申请人： Jan Hoentschel ,  Sven Beyer ,  Uwe Griebenow ,  Thilo Scheiper

发明人： Jan Hoentschel ,  Sven Beyer ,  Uwe Griebenow ,  Thilo Scheiper

IPC分类号： H01L21/8238 ,  H01L21/76 ,  H01L21/36 ,  H01L21/4763 ,  H01L21/311 ,  H01L21/469

CPC分类号： H01L21/3081 ,  H01L21/76224 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/7849

摘要： In sophisticated semiconductor devices, the initial strain component of a globally strained semiconductor layer may be substantially preserved during the formation of shallow trench isolations by using a rigid mask material, which may efficiently avoid or reduce a deformation of the semiconductor islands upon patterning the isolation trenches. Consequently, selected regions with high internal stress levels may be provided, irrespective of the height-to-length aspect ratio, which may limit the application of globally strained semiconductor layers in conventional approaches. Furthermore, in some illustrative embodiments, active regions of substantially relaxed strain state or of inverse strain type may be provided in addition to the highly strained active regions, thereby enabling an efficient process strategy for forming complementary transistors.

摘要翻译： 在复杂的半导体器件中，通过使用刚性掩模材料可以在形成浅沟槽隔离期间实质上保留全局应变半导体层的初始应变分量，这可以有效地避免或减少图案化隔离沟槽时半导体岛的变形 。 因此，可以提供具有高内应力水平的选定区域，而不考虑高度 - 长度的纵横比，这可能限制在常规方法中全局应变半导体层的应用。 此外，在一些说明性实施例中，除了高应变活性区域之外，还可以提供基本上松弛的应变状态或逆应变类型的有源区，从而实现用于形成互补晶体管的有效的工艺策略。

公开(公告)号：US20110291269A1

公开(公告)日：2011-12-01

申请号：US13097490

申请日：2011-04-29

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

IPC分类号： H01L23/498 ,  F25B21/02

CPC分类号： H01L23/38 ,  G06F1/20 ,  H01L25/0652 ,  H01L25/162 ,  H01L35/32 ,  H01L2924/0002 ,  H01L2924/00

摘要： In a stacked semiconductor device, a Peltier element may be incorporated as a distributed element so as to provide active heat transfer from a high power device into a low power device, thereby achieving superior temperature control in stacked device configurations. For example, a CPU and a dynamic RAM device may be provided as a stacked configuration, wherein waste heat of the CPU may be efficiently distributed into the low power memory device.

摘要翻译： 在层叠半导体器件中，可以将珀耳帖元件作为分散元件并入，以便提供从大功率器件到低功率器件的有源热传递，从而在层叠器件配置中实现优异的温度控制。 例如，可以提供CPU和动态RAM装置作为堆叠配置，其中CPU的废热可以有效地分配到低功率存储器件中。

公开(公告)号：US09184095B2

公开(公告)日：2015-11-10

申请号：US12917763

申请日：2010-11-02

申请人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel ,  Andy Wei

发明人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel ,  Andy Wei

IPC分类号： H01L21/336 ,  H01L21/283 ,  H01L21/8234 ,  H01L21/768 ,  H01L23/485

CPC分类号： H01L21/823425 ,  H01L21/76897 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823475 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, the contact structure may be formed on the basis of contact bars formed in a lower portion of an interlayer dielectric material, which may then be contacted by contact elements having reduced lateral dimensions so as to preserve a desired low overall fringing capacitance. The concept of contact bars of reduced height level may be efficiently combined with sophisticated replacement gate approaches.

摘要翻译： 在复杂的半导体器件中，接触结构可以基于形成在层间电介质材料的下部中的接触棒形成，然后可以将具有减小的横向尺寸的接触元件接触，以便保持期望的低总体边缘电容 。 降低高度水平的接触杆的概念可以与复杂的替代门方法有效结合。

公开(公告)号：US08455314B2

公开(公告)日：2013-06-04

申请号：US13117249

申请日：2011-05-27

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

IPC分类号： H01L21/8238

CPC分类号： H01L29/7827 ,  H01L21/28518 ,  H01L21/76897 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/823842 ,  H01L21/84 ,  H01L23/485 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66651 ,  H01L29/66772 ,  H01L29/7847 ,  H01L29/7848 ,  H01L29/78618 ,  H01L29/78684 ,  H01L2924/0002 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, replacement gate approaches may be applied in combination with a process strategy for implementing a strain-inducing semiconductor material, wherein superior proximity of the strain-inducing semiconductor material and/or superior robustness of the replacement gate approach may be achieved by forming the initial gate electrode structures with superior uniformity and providing at least one cavity for implementing the strained channel regions in a very advanced manufacturing stage, i.e., after completing the basic transistor configuration.

摘要翻译： 在复杂的半导体器件中，替代栅极方法可以与用于实现应变诱导半导体材料的工艺策略结合使用，其中应变诱导半导体材料的优越接近和/或替代栅极方法的优异鲁棒性可以通过 形成具有优异均匀性的初始栅电极结构，并且在非常先进的制造阶段，即在完成基本晶体管配置之后，提供用于实现应变通道区域的至少一个空腔。

公开(公告)号：US08409942B2

公开(公告)日：2013-04-02

申请号：US12914570

申请日：2010-10-28

申请人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel

发明人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel

IPC分类号： H01L21/336

CPC分类号： H01L29/7833 ,  H01L21/28105 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66545 ,  H01L29/66553 ,  H01L29/6659

摘要： In a replacement gate approach, a spacer may be formed in the gate opening after the removal of the placeholder material, thereby providing a superior cross-sectional shape upon forming any electrode metals in the gate opening. Moreover, the spacer may be used for reducing the gate length, while not requiring more complex gate patterning strategies.

摘要翻译： 在替代门方法中，在移除占位符材料之后，可以在闸门开口中形成间隔件，从而在门开口中形成任何电极金属时提供优异的横截面形状。 此外，间隔物可以用于减小栅极长度，而不需要更复杂的栅极图案化策略。

公开(公告)号：US20110210398A1

公开(公告)日：2011-09-01

申请号：US12917700

申请日：2010-11-02

申请人： Sven Beyer ,  Jan Hoentschel ,  Thilo Scheiper ,  Uwe Griebenow

发明人： Sven Beyer ,  Jan Hoentschel ,  Thilo Scheiper ,  Uwe Griebenow

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L21/823807 ,  H01L21/28123 ,  H01L21/823828 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66651 ,  H01L29/7833

摘要： In sophisticated semiconductor devices, a replacement gate approach may be applied, in which a channel semiconductor material may be provided through the gate opening prior to forming the gate dielectric material and the electrode metal. In this manner, specific channel materials may be provided in a late manufacturing stage for different transistor types, thereby providing superior transistor performance and superior flexibility in adjusting the electronic characteristics of the transistors.

摘要翻译： 在复杂的半导体器件中，可以应用替代栅极方法，其中可以在形成栅极电介质材料和电极金属之前通过栅极开口提供沟道半导体材料。 以这种方式，可以在后期制造阶段为不同的晶体管类型提供特定的沟道材料，从而在调整晶体管的电子特性方面提供优异的晶体管性能和优异的灵活性。

公开(公告)号：US20110210389A1

公开(公告)日：2011-09-01

申请号：US13006048

申请日：2011-01-13

申请人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

发明人： Uwe Griebenow ,  Jan Hoentschel ,  Thilo Scheiper ,  Sven Beyer

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/66545 ,  H01L29/1037 ,  H01L29/1045 ,  H01L29/4236 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/665 ,  H01L29/66621 ,  H01L29/7834 ,  H01L29/7845

摘要： A buried gate electrode structures may be formed in the active regions of sophisticated transistors by providing a recess in the active region and incorporating appropriate gate materials, such as a high-k dielectric material and a metal-containing electrode material. Due to the recessed configuration, the channel length and thus the channel controllability may be increased, without increasing the overall lateral dimensions of the transistor structure.

摘要翻译： 可以通过在有源区中提供凹槽并且合并适当的栅极材料，例如高k电介质材料和含金属的电极材料，在复杂晶体管的有源区中形成掩埋栅极电极结构。 由于凹陷结构，可以增加沟道长度，从而增加沟道可控性，而不增加晶体管结构的整体横向尺寸。

公开(公告)号：US20110210380A1

公开(公告)日：2011-09-01

申请号：US12917763

申请日：2010-11-02

申请人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel ,  Andy Wei

发明人： Thilo Scheiper ,  Sven Beyer ,  Uwe Griebenow ,  Jan Hoentschel ,  Andy Wei

IPC分类号： H01L29/772 ,  H01L21/60

CPC分类号： H01L21/823425 ,  H01L21/76897 ,  H01L21/82345 ,  H01L21/823462 ,  H01L21/823475 ,  H01L23/485 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

摘要： In sophisticated semiconductor devices, the contact structure may be formed on the basis of contact bars formed in a lower portion of an interlayer dielectric material, which may then be contacted by contact elements having reduced lateral dimensions so as to preserve a desired low overall fringing capacitance. The concept of contact bars of reduced height level may be efficiently combined with sophisticated replacement gate approaches.

摘要翻译： 在复杂的半导体器件中，接触结构可以基于形成在层间电介质材料的下部中的接触棒形成，然后可以将具有减小的横向尺寸的接触元件接触，以便保持期望的低总体边缘电容 。 降低高度水平的接触杆的概念可以与复杂的替代门方法有效结合。

公开(公告)号：US20110127617A1

公开(公告)日：2011-06-02

申请号：US12899676

申请日：2010-10-07

申请人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

发明人： Thilo Scheiper ,  Sven Beyer ,  Jan Hoentschel ,  Uwe Griebenow

IPC分类号： H01L29/772 ,  H01L21/336 ,  H01L21/8238

CPC分类号： H01L21/823864 ,  H01L21/26586 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7848

摘要： In sophisticated transistor elements, integrity of sensitive gate materials may be enhanced while, at the same time, the lateral offset of extension regions may be reduced. To this end, at least a portion of the extension regions may be implanted at an early manufacturing stage, i.e., in the presence of a protective liner material, which may, after forming the extension regions, be patterned into a protective spacer structure used for preserving integrity of the sensitive gate electrode structure.

摘要翻译： 在复杂的晶体管元件中，可以增强敏感栅极材料的完整性，同时可以减小延伸区域的横向偏移。 为此，至少一部分延伸区域可以在早期制造阶段，即在存在保护性衬垫材料的情况下被植入，其可以在形成延伸区域之后被图案化成用于 保护敏感栅电极结构的完整性。

公开(公告)号：US08669151B2

公开(公告)日：2014-03-11

申请号：US12909291

申请日：2010-10-21

申请人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper ,  Uwe Griebenow

发明人： Jan Hoentschel ,  Sven Beyer ,  Thilo Scheiper ,  Uwe Griebenow

IPC分类号： H01L21/8234

CPC分类号： H01L21/823842 ,  H01L21/28079 ,  H01L21/28088 ,  H01L21/31155 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/6653 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7845 ,  H01L29/7847 ,  H01L29/7848

摘要： Sophisticated high-k metal gate electrode structures are provided on the basis of a hybrid process strategy in which the work function of certain gate electrode structures is adjusted in an early manufacturing stage, while, in other gate electrode structures, the initial gate stack is used as a dummy material and is replaced in a very advanced manufacturing stage. In this manner, superior overall process robustness in combination with enhanced device performance may be achieved.

摘要翻译： 基于混合处理策略提供了复杂的高k金属栅电极结构，其中在早期制造阶段调整某些栅电极结构的功函数，而在其他栅电极结构中，使用初始栅叠层 作为虚拟材料，并在非常先进的制造阶段被替换。 以这种方式，可以实现与增强的设备性能相结合的优异的整体过程稳健性。