利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

258 条记录 (耗时 0.034 秒)

    DMA ENGINE FOR REPEATING COMMUNICATION PATTERNS
    22.
    发明申请
    DMA ENGINE FOR REPEATING COMMUNICATION PATTERNS 失效
    DMA引擎重复通信模式

    公开(公告)号：US20090006296A1

    公开(公告)日：2009-01-01

    申请号：US11768795

    申请日：2007-06-26

    申请人： Dong Chen ,  Alan G. Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Burkhard Steinmacher-Burow ,  Pavlos Vranas

    发明人： Dong Chen ,  Alan G. Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Burkhard Steinmacher-Burow ,  Pavlos Vranas

    IPC分类号： G06F15/18

    CPC分类号： G06F15/163

    摘要： A parallel computer system is constructed as a network of interconnected compute nodes to operate a global message-passing application for performing communications across the network. Each of the compute nodes includes one or more individual processors with memories which run local instances of the global message-passing application operating at each compute node to carry out local processing operations independent of processing operations carried out at other compute nodes. Each compute node also includes a DMA engine constructed to interact with the application via Injection FIFO Metadata describing multiple Injection FIFOs where each Injection FIFO may containing an arbitrary number of message descriptors in order to process messages with a fixed processing overhead irrespective of the number of message descriptors included in the Injection FIFO.

    摘要翻译： 并行计算机系统被构造为互连的计算节点的网络，以操作用于在整个网络上执行通信的全局消息传递应用。 每个计算节点包括具有存储器的一个或多个单独处理器，该存储器运行在每个计算节点处操作的全局消息传递应用的本地实例，以独立于在其他计算节点执行的处理操作来执行本地处理操作。 每个计算节点还包括构造成通过描述多个注入FIFO的注入FIFO元数据与应用交互的DMA引擎，其中每个注入FIFO可以包含任意数量的消息描述符，以便处理具有固定处理开销的消息，而不管消息的数量 描述符包含在注入FIFO中。

    MULTI-INPUT AND BINARY REPRODUCIBLE, HIGH BANDWIDTH FLOATING POINT ADDER IN A COLLECTIVE NETWORK
    24.
    发明申请
    MULTI-INPUT AND BINARY REPRODUCIBLE, HIGH BANDWIDTH FLOATING POINT ADDER IN A COLLECTIVE NETWORK 有权
    多输入和二进制可复现，集合网络中的高带宽浮点添加

    公开(公告)号：US20110173421A1

    公开(公告)日：2011-07-14

    申请号：US12684776

    申请日：2010-01-08

    申请人： Dong Chen ,  Noel A. Eisley ,  Philip Heidelberger ,  Burkhard Steinmacher-Burow

    发明人： Dong Chen ,  Noel A. Eisley ,  Philip Heidelberger ,  Burkhard Steinmacher-Burow

    IPC分类号： G06F9/302

    CPC分类号： G06F7/38 ,  G06F7/485 ,  G06F9/30014 ,  G06F9/30025 ,  G06F9/3885 ,  G06F2207/3808

    摘要： To add floating point numbers in a parallel computing system, a collective logic device receives the floating point numbers from computing nodes. The collective logic devices converts the floating point numbers to integer numbers. The collective logic device adds the integer numbers and generating a summation of the integer numbers. The collective logic device converts the summation to a floating point number. The collective logic device performs the receiving, the converting the floating point numbers, the adding, the generating and the converting the summation in one pass. One pass indicates that the computing nodes send inputs only once to the collective logic device and receive outputs only once from the collective logic device.

    摘要翻译： 为了在并行计算系统中添加浮点数，集体逻辑器件从计算节点接收浮点数。 集体逻辑器件将浮点数转换为整数。 集体逻辑器件添加整数并产生整数的求和。 集体逻辑设备将求和转换为浮点数。 集体逻辑设备执行接收，转换浮点数，加法，生成和一次转换求和。 一次通过表示计算节点仅向集体逻辑设备发送一次输入，并从集体逻辑设备接收一次输出。

    MULTIPLE NODE REMOTE MESSAGING
    25.
    发明申请
    MULTIPLE NODE REMOTE MESSAGING 有权
    多个节点远程消息传递

    公开(公告)号：US20090006546A1

    公开(公告)日：2009-01-01

    申请号：US11768784

    申请日：2007-06-26

    申请人： Matthias A. Blumrich ,  Dong Chen ,  Alan G. Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Martin Ohmacht ,  Valentina Salapura ,  Burkhard Steinmacher-Burow ,  Pavlos Vranas

    发明人： Matthias A. Blumrich ,  Dong Chen ,  Alan G. Gara ,  Mark E. Giampapa ,  Philip Heidelberger ,  Martin Ohmacht ,  Valentina Salapura ,  Burkhard Steinmacher-Burow ,  Pavlos Vranas

    IPC分类号： G06F15/16

    CPC分类号： G06F15/16

    摘要： A method for passing remote messages in a parallel computer system formed as a network of interconnected compute nodes includes that a first compute node (A) sends a single remote message to a remote second compute node (B) in order to control the remote second compute node (B) to send at least one remote message. The method includes various steps including controlling a DMA engine at first compute node (A) to prepare the single remote message to include a first message descriptor and at least one remote message descriptor for controlling the remote second compute node (B) to send at least one remote message, including putting the first message descriptor into an injection FIFO at the first compute node (A) and sending the single remote message and the at least one remote message descriptor to the second compute node (B).

    摘要翻译： 在形成为互连的计算节点的网络的并行计算机系统中传递远程消息的方法包括：第一计算节点（A）将单个远程消息发送到远程第二计算节点（B），以便控制远程第二计算 节点（B）发送至少一个远程消息。 该方法包括各种步骤，包括在第一计算节点（A）处控制DMA引擎以准备单个远程消息以包括第一消息描述符和至少一个远程消息描述符，用于控制远程第二计算节点（B）至少发送 一个远程消息，包括将第一消息描述符放在第一计算节点（A）的注入FIFO中，并将单个远程消息和至少一个远程消息描述符发送到第二计算节点（B）。

    REMOTE PROCESSING AND MEMORY UTILIZATION
    27.
    发明申请
    REMOTE PROCESSING AND MEMORY UTILIZATION 有权
    远程处理和存储器的使用

    公开(公告)号：US20140047060A1

    公开(公告)日：2014-02-13

    申请号：US13570916

    申请日：2012-08-09

    申请人： Dong Chen ,  Noel A. Eisley ,  Philip Heidelberger ,  James A. Kahle ,  Fabrizio Petrini ,  Robert M. Senger ,  Burkhard Steinmacher-Burow ,  Yutaka Sugawara

    发明人： Dong Chen ,  Noel A. Eisley ,  Philip Heidelberger ,  James A. Kahle ,  Fabrizio Petrini ,  Robert M. Senger ,  Burkhard Steinmacher-Burow ,  Yutaka Sugawara

    IPC分类号： G06F15/167

    CPC分类号： G06F9/547 ,  H04L29/0617 ,  H04L67/40

    摘要： According to one embodiment of the present invention, a system for operating memory includes a first node coupled to a second node by a network, the system configured to perform a method including receiving the remote transaction message from the second node in a processing element in the first node via the network, wherein the remote transaction message bypasses a main processor in the first node as it is transmitted to the processing element. In addition, the method includes accessing, by the processing element, data from a location in a memory in the first node based on the remote transaction message, and performing, by the processing element, computations based on the data and the remote transaction message.

    摘要翻译： 根据本发明的一个实施例，一种用于操作存储器的系统包括由网络耦合到第二节点的第一节点，所述系统被配置为执行一种方法，该方法包括从所述第二节点接收来自所述第二节点的处理元件中的所述远程事务消息 第一节点经由网络，其中当所述远程事务消息被传送到所述处理元件时，所述远程事务消息绕过所述第一节点中的主处理器。 此外，该方法包括基于远程事务消息，由处理元件访问来自第一节点中的存储器中的位置的数据，以及由处理元件基于数据和远程事务消息执行计算。

    PAUSE PROCESSOR HARDWARE THREAD UNTIL PIN
    29.
    发明申请
    PAUSE PROCESSOR HARDWARE THREAD UNTIL PIN 失效
    暂停处理器硬件螺纹密码

    公开(公告)号：US20110173422A1

    公开(公告)日：2011-07-14

    申请号：US12684860

    申请日：2010-01-08

    申请人： Dong Chen ,  Mark Giampapa ,  Philip Heidelberger ,  Martin Ohmacht ,  David L. Satterfield ,  Burkhard Steinmacher-Burow ,  Krishnan Sugavanam

    发明人： Dong Chen ,  Mark Giampapa ,  Philip Heidelberger ,  Martin Ohmacht ,  David L. Satterfield ,  Burkhard Steinmacher-Burow ,  Krishnan Sugavanam

    IPC分类号： G06F9/44 ,  G06F15/00 ,  G06F9/06

    CPC分类号： G06F9/30079 ,  G06F9/3851

    摘要： A system and method for enhancing performance of a computer which includes a computer system including a data storage device. The computer system includes a program stored in the data storage device and steps of the program are executed by a processer. The processor processes instructions from the program. A wait state in the processor waits for receiving specified data. A thread in the processor has a pause state wherein the processor waits for specified data. A pin in the processor initiates a return to an active state from the pause state for the thread. A logic circuit is external to the processor, and the logic circuit is configured to detect a specified condition. The pin initiates a return to the active state of the thread when the specified condition is detected using the logic circuit.

    摘要翻译： 一种用于增强计算机性能的系统和方法，其包括包括数据存储装置的计算机系统。 计算机系统包括存储在数据存储装置中的程序，程序的步骤由处理器执行。 处理器处理来自程序的指令。 处理器中的等待状态等待接收指定的数据。 处理器中的线程具有暂停状态，其中处理器等待指定的数据。 处理器中的引脚从线程的暂停状态启动返回到活动状态。 逻辑电路在处理器外部，并且逻辑电路被配置为检测指定的条件。 当使用逻辑电路检测到指定的条件时，引脚启动返回到线程的活动状态。