公开(公告)号：US20080014711A1

公开(公告)日：2008-01-17

申请号：US11654588

申请日：2007-01-18

申请人： Jong-Wan Choi ,  Ju-Seon Goo ,  Hong-Gun Kim ,  Yong-Soon Choi ,  Sung-Tae Kim ,  Eun-Kyung Baek

发明人： Jong-Wan Choi ,  Ju-Seon Goo ,  Hong-Gun Kim ,  Yong-Soon Choi ,  Sung-Tae Kim ,  Eun-Kyung Baek

IPC分类号： H01L21/76

CPC分类号： H01L21/76229 ,  H01L27/105 ,  H01L27/11531

摘要： Disclosed are methods for fabricating semiconductor devices incorporating a composite trench isolation structure comprising a first oxide pattern, a SOG pattern and a second oxide pattern wherein the oxide patterns enclose the SOG pattern. The methods include the deposition of a first oxide layer and a SOG layer to fill recessed trench regions formed in the substrate. The first oxide layer and the SOG layer are then subjected to a planarization sequence including a CMP process followed by an etchback process to form a composite structure having a substantially flat upper surface that exposes both the oxide and the SOG material. The second oxide layer is then applied and subjected to a similar CMP/etchback sequence to obtain a composite structure having an upper surface that is recessed relative to a plane defined by the surfaces of adjacent active regions.

摘要翻译： 公开了用于制造半导体器件的方法，该半导体器件结合有包括第一氧化物图案，SOG图案和第二氧化物图案的复合沟槽隔离结构，其中氧化物图案包围SOG图案。 所述方法包括沉积第一氧化物层和SOG层以填充形成在衬底中的凹陷沟槽区域。 然后对第一氧化物层和SOG层进行包括CMP工艺的随后的回蚀工艺的平坦化顺序，以形成具有露出氧化物和SOG材料的基本上平坦的上表面的复合结构。 然后施加第二氧化物层并进行类似的CMP /回蚀序列以获得具有相对于由相邻有源区的表面限定的平面凹进的上表面的复合结构。

公开(公告)号：US20070004139A1

公开(公告)日：2007-01-04

申请号：US11474428

申请日：2006-06-26

申请人： Hong-Gun Kim ,  Kyu-Tae Na ,  Eun-Kyung Baek ,  Ju-Seon Goo ,  Sang-Ho Rha

发明人： Hong-Gun Kim ,  Kyu-Tae Na ,  Eun-Kyung Baek ,  Ju-Seon Goo ,  Sang-Ho Rha

IPC分类号： H01L21/336

CPC分类号： H01L27/115 ,  H01L21/7624 ,  H01L27/11521

摘要： In a method of manufacturing a non-volatile semiconductor device, a mask structure is formed on a substrate. A trench is formed by partially etching the substrate using the mask structure. A preliminary isolation layer pattern is formed on the substrate to fill the trench. The preliminary isolation layer has an upper face lower than that of the mask structure. A capping layer pattern is formed on the preliminary isolation layer pattern. An opening and an isolation layer pattern are formed by removing the mask structure and a portion on a sidewall of the preliminary isolation layer pattern adjacent to the mask structure. After forming a tunnel oxide layer, a floating gate is formed on the tunnel oxide layer and a sidewall of the isolation layer pattern.

摘要翻译： 在制造非挥发性半导体器件的方法中，在衬底上形成掩模结构。 通过使用掩模结构部分地蚀刻衬底来形成沟槽。 在衬底上形成初步隔离层图形以填充沟槽。 预备隔离层的上表面比掩模结构的上面低。 在初步隔离层图案上形成覆盖层图案。 通过去除掩模结构和邻近掩模结构的预隔离层图案的侧壁上的部分形成开口和隔离层图案。 在形成隧道氧化物层之后，在隧道氧化物层和隔离层图案的侧壁上形成浮栅。

公开(公告)号：US06635586B2

公开(公告)日：2003-10-21

申请号：US09977673

申请日：2001-10-15

申请人： Ju-Seon Goo ,  Eun-Kee Hong ,  Hong-Gun Kim ,  Jin-Gi Hong

发明人： Ju-Seon Goo ,  Eun-Kee Hong ,  Hong-Gun Kim ,  Jin-Gi Hong

IPC分类号： H01L2469

CPC分类号： H01L21/02282 ,  H01L21/02123 ,  H01L21/02222 ,  H01L21/02337 ,  H01L21/316 ,  H01L21/76819 ,  H01L21/76828 ,  H01L21/76837

摘要： A method of forming a SOG insulation layer of a semiconductor device comprises forming the SOG insulation layer on a substrate having a stepped pattern by using a polysilazane in a solution state, performing a pre-bake process for removing solvent elements of the insulation layer at a temperature of 50 to 350° C., performing a hard bake process for restraining particles from forming at a temperature of 350 to 500° C., and annealing at a temperature of 600 to 1200° C. The method of the invention further includes planarizing the insulation layer between the hard bake process and the annealing step. Also, the hard bake process can be omitted.

摘要翻译： 形成半导体器件的SOG绝缘层的方法包括：通过使用溶液状态的聚硅氮烷在具有阶梯状图案的基板上形成SOG绝缘层，进行用于除去绝缘层的溶剂元素的预烘烤工序 温度为50〜350℃，进行用于抑制微粒在350〜500℃的温度下形成的硬烘烤工艺，在600〜1200℃的温度下进行退火。本发明的方法还包括平面化 硬烘烤工艺与退火步骤之间的绝缘层。 此外，可以省略硬烘焙处理。