公开(公告)号：US20100071719A1

公开(公告)日：2010-03-25

申请号：US12463243

申请日：2009-05-08

申请人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

发明人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

IPC分类号： B08B9/00

CPC分类号： H01J37/32862 ,  Y10S438/905

摘要： A method for cleaning an etching chamber is disclosed. The method comprises providing an etching chamber; introducing a first gas comprising an inert gas into the etching chamber for a first period of time; and transporting a first wafer into the etching chamber after the first period of time, wherein the first wafer undergoes an etching process.

摘要翻译： 公开了一种用于清洁蚀刻室的方法。 该方法包括提供蚀刻室; 将包含惰性气体的第一气体引入所述蚀刻室中第一时间段; 以及在所述第一时间段之后将第一晶片输送到所述蚀刻室中，其中所述第一晶片进行蚀刻处理。

公开(公告)号：US20100062591A1

公开(公告)日：2010-03-11

申请号：US12400395

申请日：2009-03-09

申请人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

发明人： Yu Chao Lin ,  Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Jr Jung Lin

IPC分类号： H01L21/28

CPC分类号： H01L21/28123 ,  H01L21/31138

摘要： The present disclosure provides a method for making a semiconductor device. The method includes forming a first material layer on substrate; forming a patterned photoresist layer on the first material layer; applying an etching process to the first material layer using the patterned photoresist layer as a mask; and applying a nitrogen-containing plasma to the substrate to remove the patterned photoresist layer.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成第一材料层; 在所述第一材料层上形成图案化的光致抗蚀剂层; 使用图案化的光致抗蚀剂层作为掩模对第一材料层施加蚀刻工艺; 以及将氮含量的等离子体施加到衬底上以除去图案化的光致抗蚀剂层。

公开(公告)号：US20100041236A1

公开(公告)日：2010-02-18

申请号：US12367399

申请日：2009-02-06

申请人： Jr Jung Lin ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen

发明人： Jr Jung Lin ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen

IPC分类号： H01L21/306

CPC分类号： H01L29/7833 ,  H01L21/02071 ,  H01L21/28088 ,  H01L21/31122 ,  H01L21/823828 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659

摘要： The present disclosure provides a method for making metal gate stacks of a semiconductor device. The method includes applying a first dry etching process to a semiconductor substrate in an etch chamber through openings of a patterned mask layer defining gate regions, removing a polysilicon layer and a metal gate layer on the semiconductor substrate; applying a H2O steam to the semiconductor substrate in the etch chamber, removing a capping layer on the semiconductor substrate; applying a second dry etching process to the semiconductor substrate in the etch chamber, removing a high k dielectric material layer; and applying a wet etching process to the semiconductor substrate to remove polymeric residue.

摘要翻译： 本公开提供了制造半导体器件的金属栅叠层的方法。 该方法包括通过限定栅极区域的图案化掩模层的开口，去除半导体衬底上的多晶硅层和金属栅极层，在蚀刻室中对半导体衬底施加第一干蚀刻工艺; 将H 2 O蒸汽施加到蚀刻室中的半导体衬底，去除半导体衬底上的覆盖层; 对蚀刻室中的半导体衬底施加第二干蚀刻工艺，去除高k电介质材料层; 以及对半导体衬底施加湿蚀刻工艺以除去聚合物残渣。

公开(公告)号：US09633905B2

公开(公告)日：2017-04-25

申请号：US13452516

申请日：2012-04-20

申请人： Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Chia Tai Lin ,  Chao-Cheng Chen

发明人： Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Chia Tai Lin ,  Chao-Cheng Chen

IPC分类号： H01L29/06 ,  H01L29/78 ,  H01L21/8234 ,  H01L29/66 ,  H01L27/088 ,  H01L21/762

CPC分类号： H01L21/823431 ,  H01L21/3081 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/6681

摘要： A device includes a semiconductor substrate, and a plurality of semiconductor fins parallel to each other, wherein the plurality of semiconductor fins is a portion of the semiconductor substrate. A Shallow Trench Isolation (STI) region is on a side of the plurality of semiconductor fins. The STI region has a top surface and a non-flat bottom surface, wherein the plurality of semiconductor fins is over the top surface of the STI region.

公开(公告)号：US20130277759A1

公开(公告)日：2013-10-24

申请号：US13452516

申请日：2012-04-20

申请人： Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Chia Tai Lin ,  Chao-Cheng Chen

发明人： Ryan Chia-Jen Chen ,  Yih-Ann Lin ,  Chia Tai Lin ,  Chao-Cheng Chen

IPC分类号： H01L29/06 ,  H01L21/762 ,  H01L27/088

CPC分类号： H01L21/823431 ,  H01L21/3081 ,  H01L21/76232 ,  H01L21/823481 ,  H01L27/0886 ,  H01L29/6681

摘要： A device includes a semiconductor substrate, and a plurality of semiconductor fins parallel to each other, wherein the plurality of semiconductor fins is a portion of the semiconductor substrate. A Shallow Trench Isolation (STI) region is on a side of the plurality of semiconductor fins. The STI region has a top surface and a non-flat bottom surface, wherein the plurality of semiconductor fins is over the top surface of the STI region.

摘要翻译： 一种器件包括半导体衬底和彼此平行的多个半导体鳍片，其中多个半导体鳍片是半导体衬底的一部分。 浅沟槽隔离（STI）区域位于多个半导体鳍片的一侧。 STI区域具有顶表面和非平坦底表面，其中多个半导体鳍片在STI区域的顶表面之上。

公开(公告)号：US20100255654A1

公开(公告)日：2010-10-07

申请号：US12753972

申请日：2010-04-05

申请人： Yih-Ann Lin ,  Hao-Ming Lien ,  Ryan Chia-Jen Chen ,  Jung Lin, JR. ,  Yu Chao Lin ,  Chih-Han Lin

发明人： Yih-Ann Lin ,  Hao-Ming Lien ,  Ryan Chia-Jen Chen ,  Jung Lin, JR. ,  Yu Chao Lin ,  Chih-Han Lin

IPC分类号： H01L21/762

CPC分类号： H01L21/76232

摘要： The disclosure relates to integrated circuit fabrication, and more particularly to an electronic device with an isolation structure having almost no divot. An exemplary method for fabricating an isolation structure, comprising: forming a pad oxide layer over a top surface of a substrate; forming an opening in the pad oxide layer, exposing a portion of the substrate; etching the exposed portion of the substrate, forming a trench in the substrate; filling the trench with an insulator; exposing a surface of the pad oxide layer and a surface of the insulator to a vapor mixture including at least an NH3 and a fluorine-containing compound; and heating the substrate at a temperature between 100° C. to 200° C.

摘要翻译： 本公开涉及集成电路制造，并且更具体地涉及具有几乎没有纹波的隔离结构的电子器件。 一种用于制造隔离结构的示例性方法，包括：在衬底的顶表面上形成衬垫氧化物层; 在所述衬垫氧化物层中形成开口，暴露所述衬底的一部分; 蚀刻衬底的暴露部分，在衬底中形成沟槽; 用绝缘体填充沟槽; 将衬垫氧化物层的表面和绝缘体的表面暴露于至少包含NH 3和含氟化合物的蒸汽混合物; 并在100℃至200℃的温度下加热基材。

公开(公告)号：US08273632B2

公开(公告)日：2012-09-25

申请号：US13281862

申请日：2011-10-26

申请人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

发明人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

IPC分类号： H01L21/336

CPC分类号： H01L21/32139 ,  H01L21/0276 ,  H01L21/28194 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/823437 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patternable layer over a substrate. The method includes forming a first layer over the patternable layer. The method includes forming a second layer over the first layer. The second layer is substantially thinner than the first layer. The method includes patterning the second layer with a photoresist material through a first etching process to form a patterned second layer. The method includes patterning the first layer with the patterned second layer through a second etching process to form a patterned first layer. The first and second layers have substantially different etching rates during the second etching process. The method includes patterning the patternable layer with the patterned first layer through a third etching process.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成可图案化层。 该方法包括在可图案层上形成第一层。 该方法包括在第一层上形成第二层。 第二层比第一层薄得多。 该方法包括通过第一蚀刻工艺用光致抗蚀剂材料图案化第二层以形成图案化的第二层。 该方法包括通过第二蚀刻工艺将具有图案化的第二层的第一层图案化以形成图案化的第一层。 第一和第二层在第二蚀刻工艺期间具有显着不同的蚀刻速率。 该方法包括通过第三蚀刻工艺对具有图案化的第一层的图案化层进行图案化。

公开(公告)号：US08053323B1

公开(公告)日：2011-11-08

申请号：US12938571

申请日：2010-11-03

申请人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

发明人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

IPC分类号： H01L21/336

CPC分类号： H01L21/32139 ,  H01L21/0276 ,  H01L21/28194 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/823437 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patternable layer over a substrate. The method includes forming a first layer over the patternable layer. The method includes forming a second layer over the first layer. The second layer is substantially thinner than the first layer. The method includes patterning the second layer with a photoresist material through a first etching process to form a patterned second layer. The method includes patterning the first layer with the patterned second layer through a second etching process to form a patterned first layer. The first and second layers have substantially different etching rates during the second etching process. The method includes patterning the patternable layer with the patterned first layer through a third etching process.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成可图案化层。 该方法包括在可图案层上形成第一层。 该方法包括在第一层上形成第二层。 第二层比第一层薄得多。 该方法包括通过第一蚀刻工艺用光致抗蚀剂材料图案化第二层以形成图案化的第二层。 该方法包括通过第二蚀刻工艺将具有图案化的第二层的第一层图案化以形成图案化的第一层。 第一和第二层在第二蚀刻工艺期间具有显着不同的蚀刻速率。 该方法包括通过第三蚀刻工艺对具有图案化的第一层的图案化层进行图案化。

公开(公告)号：US20120108046A1

公开(公告)日：2012-05-03

申请号：US13281862

申请日：2011-10-26

申请人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

发明人： Yu Chao Lin ,  Ming-Ching Chang ,  Yih-Ann Lin ,  Ryan Chia-Jen Chen ,  Chao-Cheng Chen

IPC分类号： H01L21/28 ,  H01L21/308

CPC分类号： H01L21/32139 ,  H01L21/0276 ,  H01L21/28194 ,  H01L21/31122 ,  H01L21/31138 ,  H01L21/823437 ,  H01L29/495 ,  H01L29/4966 ,  H01L29/517 ,  H01L29/66545 ,  H01L29/6659 ,  H01L29/7833

摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a patternable layer over a substrate. The method includes forming a first layer over the patternable layer. The method includes forming a second layer over the first layer. The second layer is substantially thinner than the first layer. The method includes patterning the second layer with a photoresist material through a first etching process to form a patterned second layer. The method includes patterning the first layer with the patterned second layer through a second etching process to form a patterned first layer. The first and second layers have substantially different etching rates during the second etching process. The method includes patterning the patternable layer with the patterned first layer through a third etching process.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成可图案化层。 该方法包括在可图案层上形成第一层。 该方法包括在第一层上形成第二层。 第二层比第一层薄得多。 该方法包括通过第一蚀刻工艺用光致抗蚀剂材料图案化第二层以形成图案化的第二层。 该方法包括通过第二蚀刻工艺将具有图案化的第二层的第一层图案化以形成图案化的第一层。 第一和第二层在第二蚀刻工艺期间具有显着不同的蚀刻速率。 该方法包括通过第三蚀刻工艺对具有图案化的第一层的图案化层进行图案化。

公开(公告)号：US07759239B1

公开(公告)日：2010-07-20

申请号：US12435552

申请日：2009-05-05

申请人： Yu Chao Lin ,  De-Fang Chen ,  Chia-Wei Chang ,  Yih-Ann Lin ,  Chao-Cheng Chen ,  Ryan Chia-Jen Chen ,  Weng Cheng

发明人： Yu Chao Lin ,  De-Fang Chen ,  Chia-Wei Chang ,  Yih-Ann Lin ,  Chao-Cheng Chen ,  Ryan Chia-Jen Chen ,  Weng Cheng

IPC分类号： H01L21/3205

CPC分类号： H01L21/76816 ,  H01L21/0337 ,  H01L21/31138 ,  H01L21/31144

摘要： The present disclosure provides a method of fabricating a semiconductor device. The method includes forming a gate layer over a substrate, forming a hard mask layer over a gate layer, forming a first material layer over the hard mask layer, forming a patterned photoresist layer having an opening over the first material layer, etching the first material layer through a cycle including forming a second material layer over the semiconductor device and etching the first and second material layers, repeating the cycle until the hard mask layer is exposed by a reduced opening, the reduced opening formed in a last cycle, etching the hard mask layer beneath the second opening to expose the gate layer, and patterning the gate layer using the hard mask layer. An etching selectivity of the first and second material layers is smaller than an etching selectivity of the second material layer and the photoresist layer.

摘要翻译： 本公开提供了制造半导体器件的方法。 该方法包括在衬底上形成栅极层，在栅极层上形成硬掩模层，在硬掩模层上形成第一材料层，形成在第一材料层上具有开口的图案化光刻胶层，蚀刻第一材料 层，其包括在半导体器件上形成第二材料层并蚀刻第一和第二材料层，重复该循环，直到硬掩模层通过减小的开口暴露，在最后一个循环中形成的减小的开口，蚀刻硬 掩模层以暴露栅极层，并且使用硬掩模层图案化栅极层。 第一和第二材料层的蚀刻选择性小于第二材料层和光致抗蚀剂层的蚀刻选择性。