公开(公告)号：US20080124875A1

公开(公告)日：2008-05-29

申请号：US11592204

申请日：2006-11-03

申请人： Ken Liao ,  Kuo-Hua Pan ,  Yun-Hsiu Chen ,  Syun-Ming Jang ,  Yi-Ching Lin

发明人： Ken Liao ,  Kuo-Hua Pan ,  Yun-Hsiu Chen ,  Syun-Ming Jang ,  Yi-Ching Lin

IPC分类号： H01L21/336

CPC分类号： H01L29/7848 ,  H01L21/266 ,  H01L21/823807 ,  H01L21/823814 ,  H01L29/165 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66636

摘要： A method for forming a strained channel in a semiconductor device is provided, comprises providing of a transistor comprising a gate stack exposed with a gate electrode on a semiconductor substrate, a pair of source/drain regions in the substrate on opposite sides of the gate stack and a pair of spacers on opposing sidewalls of the gate stack. A passivation layer is formed to cover the gate electrode and spacers of the transistor. A passivation layer is formed to cover the gate electrode and the spacers. A recess region is formed in each of the source/drain regions, wherein an edge of the recess region aligns to an outer edge of the spacers. The recess regions are filled with a strain-exerting material, thereby forming a strained channel region in the semiconductor substrate between the source/drain regions.

摘要翻译： 提供了一种在半导体器件中形成应变通道的方法，包括提供晶体管，其包括在半导体衬底上暴露有栅极电极的栅极堆叠，在栅极堆叠的相对侧的衬底中的一对源极/漏极区域 以及在栅极堆叠的相对的侧壁上的一对隔板。 形成钝化层以覆盖晶体管的栅电极和间隔物。 形成钝化层以覆盖栅电极和间隔物。 在每个源极/漏极区域中形成凹陷区域，其中凹部区域的边缘与间隔物的外边缘对准。 用应变施加材料填充凹陷区域，从而在源极/漏极区域之间的半导体衬底中形成应变通道区域。

公开(公告)号：US20080122107A1

公开(公告)日：2008-05-29

申请号：US11534553

申请日：2006-09-22

申请人： Jang-Shiang Tsai ,  Jyu-Horng Shieh ,  Ju-Wang Hsu ,  De-Fang Chen ,  Chia-Hui Lin ,  Syun-Ming Jang

发明人： Jang-Shiang Tsai ,  Jyu-Horng Shieh ,  Ju-Wang Hsu ,  De-Fang Chen ,  Chia-Hui Lin ,  Syun-Ming Jang

IPC分类号： H01L23/52 ,  H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/76802 ,  H01L21/76811

摘要： A method of forming an opening on a low-k dielectric layer using a polysilicon hard mask rather than a metal hard mask as used in prior art. A polysilicon hard mask is formed over a low-k dielectric layer and a photoresist layer is formed over the polysilicon hard mask. The photoresist layer is patterned and the polysilicon hard mask is etched with a gas plasma to create exposed portions of the low-k dielectric layer. The photoresist layer in stripped prior to the etching of the exposed portions of the low-k dielectric layer to avoid damage to the low-k dielectric layer.

摘要翻译： 使用现有技术中使用的多晶硅硬掩模而不是金属硬掩模在低k电介质层上形成开口的方法。 在低k电介质层上形成多晶硅硬掩模，并且在多晶硅硬掩模上形成光致抗蚀剂层。 对光致抗蚀剂层进行构图，并用气体等离子体蚀刻多晶硅硬掩模以产生低k电介质层的暴露部分。 在蚀刻低k电介质层的暴露部分之前剥离的光致抗蚀剂层，以避免损坏低k电介质层。

公开(公告)号：US07320945B2

公开(公告)日：2008-01-22

申请号：US10881700

申请日：2004-06-30

申请人： Lih-Ping Li ,  Syun-Ming Jang

发明人： Lih-Ping Li ,  Syun-Ming Jang

IPC分类号： H01L21/31

CPC分类号： H01L21/02271 ,  H01L21/02126 ,  H01L21/0234 ,  H01L21/3122 ,  H01L21/76801 ,  H01L21/76822 ,  H01L21/76825 ,  H01L21/76826 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A thin film dielectric layer comprises a top portion and a bottom portion and has density and permittivity characteristics that vary substantially uniformly from the top portion to the bottom portion. Control over the density and/or permittivity is accomplished through varying deposition parameters such as flow rate of constituent process gases or deposition chamber pressure, or through a post deposition treatment, such as plasma treatment or curing.

摘要翻译： 薄膜电介质层包括顶部和底部，并且具有从顶部到底部大致均匀地变化的密度和介电常数特性。 密度和/或介电常数的控制是通过改变沉积参数，例如构成工艺气体或沉积室压力的流速，或通过后沉积处理，例如等离子体处理或固化来完成的。

公开(公告)号：US20070264843A1

公开(公告)日：2007-11-15

申请号：US11430623

申请日：2006-05-09

申请人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

发明人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

IPC分类号： H01L21/31

CPC分类号： H01L21/02126 ,  H01L21/02167 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02362 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/31604 ,  H01L21/76829

摘要： A method for manufacturing an integrated circuit is provided. In one example, the method includes forming a substantially nitrogen-free silicon carbide layer over a substrate using a methyl silicate gas.

摘要翻译： 提供一种用于制造集成电路的方法。 在一个实例中，该方法包括使用甲基硅酸盐气体在基底上形成基本上无氮的碳化硅层。

公开(公告)号：US20070111404A1

公开(公告)日：2007-05-17

申请号：US11272938

申请日：2005-11-14

申请人： Yun-Hsiu Chen ,  Syun-Ming Jang

发明人： Yun-Hsiu Chen ,  Syun-Ming Jang

IPC分类号： H01L21/8232 ,  H01L21/335

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L27/0207

摘要： A method for fabricating a strained-silicon semiconductor device to ameliorate undesirable variation in epitaxial film thickness. The layout or component configuration for the proposed semiconductor device is evaluated to determine areas of relatively light or dense population in order to determine whether local-loading-effect defects are likely to occur. If a possibility of such defects occurring exists, a dummy pattern of epitaxial structures may be indicated. If so, the dummy pattern appropriate to the proposed layout is created, incorporated into the mask design, and then implemented on the substrate along with the originally-proposed component configuration.

摘要翻译： 一种用于制造应变硅半导体器件以改善外延膜厚度的不期望的变化的方法。 评估所提出的半导体器件的布局或组件配置以确定相对较轻或密集的群体的区域，以便确定是否可能发生局部加载效应的缺陷。 如果存在这种缺陷的可能性，则可以指示外延结构的虚拟图案。 如果是这样，则创建适合于所提出的布局的虚拟图案，并入到掩模设计中，然后与原始提出的部件配置一起在基板上实现。

公开(公告)号：US20070040188A1

公开(公告)日：2007-02-22

申请号：US11207450

申请日：2005-08-19

申请人： Ming-Huan Tsai ,  Fang-Cheng Chen ,  Chao-Cheng Chen ,  Syun-Ming Jang

发明人： Ming-Huan Tsai ,  Fang-Cheng Chen ,  Chao-Cheng Chen ,  Syun-Ming Jang

IPC分类号： H01L31/00

CPC分类号： H01L21/76897 ,  H01L21/76804 ,  H01L23/485 ,  H01L23/5226 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An integrated circuit chip includes a buffer layer, an underlying layer, a dielectric layer, a hole, and barrier layer. The buffer layer is over the underlying layer. The dielectric layer is over the buffer layer. The hole is formed in and extending through the dielectric layer and the buffer layer, and opens to the underlying layer. The hole includes a buffer layer portion at the buffer layer and a dielectric layer portion at the dielectric layer. At least part of the buffer layer portion of the hole has a larger cross-section area than a smallest cross-section area of the dielectric layer portion of the hole. The conformal barrier layer covers surfaces of the dielectric layer and the buffer layer in the hole. The hole is a via hole or a contact hole that is later filled with a conductive material to form a conductive via or a conductive contact.

摘要翻译： 集成电路芯片包括缓冲层，下层，电介质层，空穴和阻挡层。 缓冲层位于底层之上。 电介质层在缓冲层之上。 孔形成并延伸穿过介电层和缓冲层，并向下层开放。 该孔包括在缓冲层处的缓冲层部分和介电层处的电介质层部分。 孔的缓冲层部分的至少一部分具有比孔的电介质层部分的最小横截面面积更大的横截面面积。 保形阻挡层覆盖孔中的介电层和缓冲层的表面。 孔是通孔或接触孔，其后面填充有导电材料以形成导电通孔或导电接触。

公开(公告)号：US07151315B2

公开(公告)日：2006-12-19

申请号：US10459222

申请日：2003-06-11

申请人： Zhen-Cheng Wu ,  Yung-Chen Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Yung-Chen Lu ,  Syun-Ming Jang

IPC分类号： H01L23/50

CPC分类号： H01L21/76802 ,  H01L21/76831 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present disclosure provides a method, integrated circuit, and interconnect structure utilizing non-metal barrier copper damascene integration. The method is provided for fabricating an interconnect for connecting to one or more front end of line (FEOL) devices. The method includes forming a layer of doped oxide on the one or more FEOL devices and forming a first barrier layer on the layer of doped oxide, the first barrier layer comprising such material as silicon oxycarbide (SiOC) or silicon carbonitride (SiCN). The method further includes forming a plurality of refractory metal plugs in the first barrier layer and the doped oxide layer, forming a low dielectric constant film over the first barrier layer and the plurality of refractory metal plugs, and performing a first etch to create trenches through the low dielectric constant film. The plurality of refractory metal plugs and the first barrier layer perform as an etch-stop.

摘要翻译： 本公开提供了利用非金属阻挡铜镶嵌一体化的方法，集成电路和互连结构。 该方法用于制造用于连接到一个或多个前端（FEOL）装置的互连件。 该方法包括在一个或多个FEOL器件上形成掺杂氧化物层，并在掺杂氧化物层上形成第一势垒层，第一势垒层包含碳氧化硅（SiOC）或碳氮化硅（SiCN）等材料。 该方法还包括在第一阻挡层和掺杂氧化物层中形成多个难熔金属塞，在第一阻挡层和多个耐火金属插塞上形成低介电常数膜，并进行第一蚀刻以产生沟槽 低介电常数膜。 多个难熔金属插塞和第一阻挡层执行蚀刻停止。

公开(公告)号：USRE39273E1

公开(公告)日：2006-09-12

申请号：US10062314

申请日：2002-02-01

申请人： Syun-Ming Jang ,  Ming-Hsin Huang

发明人： Syun-Ming Jang ,  Ming-Hsin Huang

IPC分类号： C23F1/00 ,  B44C1/22

CPC分类号： H01L21/76802 ,  H01L21/0332 ,  H01L21/31116 ,  H01L21/31144

摘要： A method for forming a patterned microelectronics layer within a microelectronics fabrication. There is first provided a substrate employed within a microelectronics fabrication. There is then formed over the substrate an oxygen containing plasma etchable microelectronics layer. There is then formed upon the oxygen containing plasma etchable microelectronics layer a hard mask layer. There is then formed upon the hard mask layer a patterned photoresist layer. There is then etched through use of a first anisotropic plasma etch method the hard mask layer to form a patterned hard mask layer while employing the patterned photoresists layer as a first etch mask layer. The first anisotropic plasma etch method employs an etchant gas composition appropriate for etching a hard mask material from which is formed the hard mask layer. There is then etched through use of a second plasma etch method the patterned photoresist layer from the patterned hard mask layer while employing the patterned hard mask layer as an etch stop layer while simultaneously etching the oxygen containing plasma etchable microelectronics layer while employing at least the patterned hard mask layer as a second etch mask layer to form a patterned oxygen containing plasma etchable microelectronics layer. The second plasma etch method employs an oxygen containing etchant gas composition. The method is particularly useful for forming patterned oxygen containing plasma etchable microelectronics dielectric layers within microelectronics fabrications.

摘要翻译： 一种在微电子制造中形成图案化微电子学层的方法。 首先提供了在微电子制造中使用的衬底。 然后在衬底上形成含氧等离子体可蚀刻微电子层。 然后在含氧等离子体可蚀刻微电子学层上形成硬掩模层。 然后在硬掩模层上形成图案化的光致抗蚀剂层。 然后通过使用第一各向异性等离子体蚀刻方法蚀刻硬掩模层以形成图案化的硬掩模层，同时使用图案化的光致抗蚀剂层作为第一蚀刻掩模层。 第一种各向异性等离子体蚀刻方法使用适于蚀刻形成硬掩模层的硬掩模材料的蚀刻剂气体组合物。 然后通过使用第二等离子体蚀刻方法从图案化的硬掩模层中蚀刻图案化的光致抗蚀剂层，同时使用图案化的硬掩模层作为蚀刻停止层，同时同时蚀刻含氧等离子体可蚀刻微电子层，同时至少使用图案化的 硬掩模层作为第二蚀刻掩模层以形成图案化的含氧等离子体可蚀刻微电子层。 第二等离子体蚀刻方法采用含氧蚀刻剂气体组成。 该方法对于在微电子学制造中形成含有等离子体可蚀刻微电子介质层的图案化氧特别有用。

公开(公告)号：US07056826B2

公开(公告)日：2006-06-06

申请号：US10337684

申请日：2003-01-07

申请人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Ying-Tsung Chen ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Ying-Tsung Chen ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： H01L23/5226 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/7684 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming copper interconnects for an integrated circuit is provided. An antireflective coating layer is formed over an insulating layer formed over a semiconductor substrate. An interconnect pattern is patterned and etched into said insulating layer. A diffusion barrier layer is then conformally deposited in a deposition chamber along the etched interconnect pattern, wherein the antireflective coating is removed in said chamber before deposition of the barrier layer. Copper interconnects are then formed in the interconnect pattern etched in the insulating layer.

摘要翻译： 提供一种形成用于集成电路的铜互连的方法。 在半导体衬底上形成的绝缘层上形成抗反射涂层。 将互连图案图案化并蚀刻到所述绝缘层中。 然后沿着蚀刻的互连图案将扩散阻挡层共形沉积在沉积室中，其中在沉积阻挡层之前在所述室中去除抗反射涂层。 然后在绝缘层中蚀刻的互连图案中形成铜互连。

公开(公告)号：US07015136B2

公开(公告)日：2006-03-21

申请号：US10618219

申请日：2003-07-10

申请人： Tien-I Bao ,  Shwang-Min Jeng ,  Syun-Ming Jang

发明人： Tien-I Bao ,  Shwang-Min Jeng ,  Syun-Ming Jang

IPC分类号： H01L21/302

CPC分类号： G03F7/091 ,  Y10S438/95

摘要： A method for preventing formation of photoresist scum. First, a substrate on which a dielectric layer is formed is provided. Next, a non-nitrogen anti-reflective layer is formed on the dielectric layer. Finally, a photoresist pattern layer is formed on the non-nitrogen anti-reflective layer. During the formation of the photoresist pattern layer, the non-nitrogen anti-reflective layer does not react with the photoresist pattern layer, thus not forming photoresist scum. This prevents undesired etching profile and critical dimension (CD) change due to presence of photoresist scum. The non-nitrogen anti-reflective layer can be silicon-rich oxide (SiOx) or hydrocarbon-containing silicon-rich oxide (SiOxCy:H).

摘要翻译： 防止光刻胶浮渣形成的方法。 首先，提供形成介电层的基板。 接下来，在电介质层上形成非氮抗反射层。 最后，在非氮抗反射层上形成光刻胶图形层。 在形成光致抗蚀剂图案层期间，非氮抗反射层不与光致抗蚀剂图案层反应，因此不形成光致抗蚀剂浮渣。 这防止由于存在光致抗蚀剂浮渣而引起的不期望的蚀刻轮廓和临界尺寸（CD）变化。 非氮抗反射层可以是富氧氧化物（SiO 2）或含烃的富含氧的氧化物（SiO x x C y） SUB>：H）。