公开(公告)号：US07056826B2

公开(公告)日：2006-06-06

申请号：US10337684

申请日：2003-01-07

申请人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Ying-Tsung Chen ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Ying-Tsung Chen ,  Syun-Ming Jang

IPC分类号： H01L21/4763

CPC分类号： H01L23/5226 ,  H01L21/76807 ,  H01L21/76829 ,  H01L21/76831 ,  H01L21/76832 ,  H01L21/76834 ,  H01L21/7684 ,  H01L23/53238 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of forming copper interconnects for an integrated circuit is provided. An antireflective coating layer is formed over an insulating layer formed over a semiconductor substrate. An interconnect pattern is patterned and etched into said insulating layer. A diffusion barrier layer is then conformally deposited in a deposition chamber along the etched interconnect pattern, wherein the antireflective coating is removed in said chamber before deposition of the barrier layer. Copper interconnects are then formed in the interconnect pattern etched in the insulating layer.

摘要翻译： 提供一种形成用于集成电路的铜互连的方法。 在半导体衬底上形成的绝缘层上形成抗反射涂层。 将互连图案图案化并蚀刻到所述绝缘层中。 然后沿着蚀刻的互连图案将扩散阻挡层共形沉积在沉积室中，其中在沉积阻挡层之前在所述室中去除抗反射涂层。 然后在绝缘层中蚀刻的互连图案中形成铜互连。

公开(公告)号：US06753607B1

公开(公告)日：2004-06-22

申请号：US10441511

申请日：2003-05-19

申请人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L2348

CPC分类号： H01L21/02126 ,  H01L21/02312 ,  H01L21/31051 ,  H01L21/31633 ,  H01L21/76829

摘要： The present invention relates to an improved integrated circuit structure including adjacent conductive and dielectric layers having a continuous, planar top surface, produced by a process which includes treating the surface with a silane compound, followed by depositing an etch stop layer over the surface, wherein a glue layer is not applied to the surface.

摘要翻译： 本发明涉及一种改进的集成电路结构，其包括具有连续的平坦顶表面的相邻的导电和电介质层，其通过包括用硅烷化合物处理表面的方法产生，然后在表面上沉积蚀刻停止层，其中 胶层不施加到表面。

公开(公告)号：US20050110153A1

公开(公告)日：2005-05-26

申请号：US10797224

申请日：2004-03-10

申请人： Zhen-Cheng Wu ,  Tzu-Jen Chou ,  Weng Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang ,  Mong-Song Liang

发明人： Zhen-Cheng Wu ,  Tzu-Jen Chou ,  Weng Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang ,  Mong-Song Liang

IPC分类号： H01L21/44 ,  H01L21/768 ,  H01L23/48 ,  H01L23/532

CPC分类号： H01L21/76835 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor substrate has a first copper layer, on which an etch stop layer and a dielectric layer are successively formed. A second copper layer penetrates the dielectric layer and the etch stop layer to electrically connect to the first metal layer. The etch stop layer has a dielectric constant smaller than 3.5, and the dielectric layer has a dielectric constant smaller than 3.0.

摘要翻译： 半导体衬底具有第一铜层，其上依次形成有蚀刻停止层和电介质层。 第二铜层穿透电介质层和蚀刻停止层以电连接到第一金属层。 蚀刻停止层的介电常数小于3.5，电介质层的介电常数小于3.0。

公开(公告)号：US07253524B2

公开(公告)日：2007-08-07

申请号：US10797224

申请日：2004-03-10

申请人： Zhen-Cheng Wu ,  Tzu-Jen Chou ,  Weng Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang ,  Mong-Song Liang

发明人： Zhen-Cheng Wu ,  Tzu-Jen Chou ,  Weng Chang ,  Yung-Cheng Lu ,  Syun-Ming Jang ,  Mong-Song Liang

IPC分类号： H01L23/48 ,  H01L23/52 ,  H01L29/40

CPC分类号： H01L21/76835 ,  H01L21/76807 ,  H01L21/76832 ,  H01L21/76834 ,  H01L23/53223 ,  H01L23/53238 ,  H01L23/5329 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： A semiconductor substrate has a first copper layer, on which an etch stop layer and a dielectric layer are successively formed. A second copper layer penetrates the dielectric layer and the etch stop layer to electrically connect to the first metal layer. The etch stop layer has a dielectric constant smaller than 3.5, and the dielectric layer has a dielectric constant smaller than 3.0.

摘要翻译： 半导体衬底具有第一铜层，其上依次形成有蚀刻停止层和电介质层。 第二铜层穿透电介质层和蚀刻停止层以电连接到第一金属层。 蚀刻停止层的介电常数小于3.5，电介质层的介电常数小于3.0。

公开(公告)号：US20070264843A1

公开(公告)日：2007-11-15

申请号：US11430623

申请日：2006-05-09

申请人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

发明人： Lih-Ping Li ,  Yung-Cheng Lu ,  Tien-I. Bao ,  Syun-Ming Jang ,  Ying-Tsung Chen

IPC分类号： H01L21/31

CPC分类号： H01L21/02126 ,  H01L21/02167 ,  H01L21/02216 ,  H01L21/02274 ,  H01L21/02362 ,  H01L21/31144 ,  H01L21/3148 ,  H01L21/31604 ,  H01L21/76829

摘要： A method for manufacturing an integrated circuit is provided. In one example, the method includes forming a substantially nitrogen-free silicon carbide layer over a substrate using a methyl silicate gas.

摘要翻译： 提供一种用于制造集成电路的方法。 在一个实例中，该方法包括使用甲基硅酸盐气体在基底上形成基本上无氮的碳化硅层。

公开(公告)号：US20050212135A1

公开(公告)日：2005-09-29

申请号：US10811186

申请日：2004-03-26

申请人： Zhen-Cheng Wu ,  Ying-Tsung Chen ,  Yun-Cheng Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Ying-Tsung Chen ,  Yun-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L21/4763 ,  H01L21/768 ,  H01L23/52 ,  H01L23/532

CPC分类号： H01L21/7682 ,  H01L21/76885 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure with dielectric barrier and fabrication thereof. The interconnect structure includes a semiconductor substrate and a plurality of stacked structures formed thereon, each stacked structure including a conductive line and a conductive plug thereon. A conformal dielectric barrier is formed over the surfaces of the stacked structures and a blanket second dielectric layer is formed over the dielectric barrier to form an inter-metal layer.

摘要翻译： 具有介电阻挡层及其制造的互连结构。 互连结构包括半导体衬底和形成在其上的多个堆叠结构，每个堆叠结构包括导电线和导电插头。 在层叠结构的表面上形成保形电介质阻挡层，并且在电介质阻挡层之上形成覆盖的第二介电层以形成金属间层。

公开(公告)号：US07196423B2

公开(公告)日：2007-03-27

申请号：US10811186

申请日：2004-03-26

申请人： Zhen-Cheng Wu ,  Ying-Tsung Chen ,  Yun-Cheng Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Ying-Tsung Chen ,  Yun-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/48

CPC分类号： H01L21/7682 ,  H01L21/76885 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

摘要： An interconnect structure with dielectric barrier and fabrication thereof. The interconnect structure includes a semiconductor substrate and a plurality of stacked structures formed thereon, each stacked structure including a conductive line and a conductive plug thereon. A conformal dielectric barrier is formed over the surfaces of the stacked structures and a blanket second dielectric layer is formed over the dielectric barrier to form an inter-metal layer.

摘要翻译： 具有介电阻挡层及其制造的互连结构。 互连结构包括半导体衬底和形成在其上的多个堆叠结构，每个堆叠结构包括导电线和导电插头。 在层叠结构的表面上形成保形电介质阻挡层，并且在电介质阻挡层之上形成覆盖的第二介电层以形成金属间层。

公开(公告)号：US07151315B2

公开(公告)日：2006-12-19

申请号：US10459222

申请日：2003-06-11

申请人： Zhen-Cheng Wu ,  Yung-Chen Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Yung-Chen Lu ,  Syun-Ming Jang

IPC分类号： H01L23/50

CPC分类号： H01L21/76802 ,  H01L21/76831 ,  H01L2924/0002 ,  H01L2924/00

摘要： The present disclosure provides a method, integrated circuit, and interconnect structure utilizing non-metal barrier copper damascene integration. The method is provided for fabricating an interconnect for connecting to one or more front end of line (FEOL) devices. The method includes forming a layer of doped oxide on the one or more FEOL devices and forming a first barrier layer on the layer of doped oxide, the first barrier layer comprising such material as silicon oxycarbide (SiOC) or silicon carbonitride (SiCN). The method further includes forming a plurality of refractory metal plugs in the first barrier layer and the doped oxide layer, forming a low dielectric constant film over the first barrier layer and the plurality of refractory metal plugs, and performing a first etch to create trenches through the low dielectric constant film. The plurality of refractory metal plugs and the first barrier layer perform as an etch-stop.

摘要翻译： 本公开提供了利用非金属阻挡铜镶嵌一体化的方法，集成电路和互连结构。 该方法用于制造用于连接到一个或多个前端（FEOL）装置的互连件。 该方法包括在一个或多个FEOL器件上形成掺杂氧化物层，并在掺杂氧化物层上形成第一势垒层，第一势垒层包含碳氧化硅（SiOC）或碳氮化硅（SiCN）等材料。 该方法还包括在第一阻挡层和掺杂氧化物层中形成多个难熔金属塞，在第一阻挡层和多个耐火金属插塞上形成低介电常数膜，并进行第一蚀刻以产生沟槽 低介电常数膜。 多个难熔金属插塞和第一阻挡层执行蚀刻停止。

公开(公告)号：US06878621B2

公开(公告)日：2005-04-12

申请号：US10346382

申请日：2003-01-17

申请人： Zhen-Cheng Wu ,  Lain-Jong Li ,  Yung-Chen Lu ,  Syun-Ming Jang

发明人： Zhen-Cheng Wu ,  Lain-Jong Li ,  Yung-Chen Lu ,  Syun-Ming Jang

IPC分类号： H01L21/768 ,  H01L21/44 ,  H01L21/4763

CPC分类号： H01L21/76834 ,  H01L21/76832 ,  H01L21/76835 ,  H01L21/76885

摘要： A method for forming at least one barrierless, embedded metal structure comprising the following steps. A structure having a patterned dielectric layer formed thereover with at least one opening exposing at least one respective portion of the structure. Respective metal structures are formed within each respective opening. The first dielectric layer is removed to expose the top and at least a portion of the side walls of the respective at least one metal structure. A dielectric barrier layer is formed over the structure and the exposed top of the respective metal structure. A second, conformal dielectric layer is formed over the dielectric barrier layer to complete the respective barrierless at least one metal structure embedded within the second, conformal dielectric layer. The dielectric barrier layer preventing diffusion of the metal comprising the respective at least one metal structure into the second, conformal dielectric layer.

摘要翻译： 一种形成至少一个无障碍嵌入金属结构的方法，包括以下步骤。 具有形成在其上的图案化电介质层的结构，其中至少一个开口暴露出结构的至少一个相应部分。 在每个相应的开口内形成相应的金属结构。 去除第一电介质层以暴露相应的至少一个金属结构的顶部和至少一部分侧壁。 介电阻挡层形成在相应的金属结构的结构和暴露的顶部上。 在电介质阻挡层上方形成第二个保形介电层，以完成嵌入在第二保形电介质层内的相应无障碍的至少一个金属结构。 电介质阻挡层防止包含相应的至少一种金属结构的金属扩散到第二保形电介质层中。

公开(公告)号：US08330275B2

公开(公告)日：2012-12-11

申请号：US13290811

申请日：2011-11-07

申请人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

发明人： Hui-Lin Chang ,  Hung Chun Tsai ,  Yung-Cheng Lu ,  Syun-Ming Jang

IPC分类号： H01L23/52

CPC分类号： H01L23/53238 ,  H01L21/28556 ,  H01L21/32053 ,  H01L21/76802 ,  H01L21/76834 ,  H01L21/76843 ,  H01L21/76849 ,  H01L21/76867 ,  H01L21/76871 ,  H01L21/76877 ,  H01L21/76883 ,  H01L21/76886 ,  H01L21/76889 ,  H01L23/528 ,  H01L23/53233 ,  H01L2924/0002 ,  H01L2924/00

摘要： A cap layer for a copper interconnect structure formed in a first dielectric layer is provided. In an embodiment, a conductive layer is located within a dielectric layer and a top surface of the conductive layer has either a recess, a convex surface, or is planar. An alloy layer overlies the conductive layer and is a silicide alloy having a first material from the conductive layer and a second material of germanium, arsenic, tungsten, or gallium.

摘要翻译： 提供了形成在第一介电层中的铜互连结构的盖层。 在一个实施例中，导电层位于电介质层内，并且导电层的顶表面具有凹陷，凸面或平面。 合金层覆盖在导电层上，并且是具有来自导电层的第一材料和锗，砷，钨或镓的第二材料的硅化物合金。