公开(公告)号：US20060228842A1

公开(公告)日：2006-10-12

申请号：US11101354

申请日：2005-04-07

申请人： Da Zhang ,  Jing Liu ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Ted White

发明人： Da Zhang ,  Jing Liu ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Ted White

IPC分类号： H01L21/338 ,  H01L21/20

CPC分类号： H01L29/7848 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66628 ,  H01L29/66636

摘要： A semiconductor fabrication process includes forming a gate electrode (120) overlying a gate dielectric (110) overlying a semiconductor substrate (102). First spacers (124) are formed on sidewalls of the gate electrode (120). First s/d trenches (130) are formed in the substrate (102) using the gate electrode (120) and first spacers (124) as a mask. The first s/d trenches (130) are filled with a first s/d structure (132). Second spacers (140) are formed on the gate electrode (120) sidewalls adjacent the first spacers (124). Second s/d trenches (150) are formed in the substrate (102) using the gate electrode (120) and the second spacers (140) as a mask. The second s/d trenches (150) are filled with a second s/d structure (152). Filling the first and second s/d trenches (130, 150) preferably includes growing the s/d structures using an epitaxial process. The s/d structures (132, 152) may be stress inducing structures such as silicon germanium for PMOS transistors and silicon carbon for NMOS transistors.

摘要翻译： 半导体制造工艺包括形成覆盖在半导体衬底（102）上的栅电介质（110）上的栅电极（120）。 第一间隔物（124）形成在栅电极（120）的侧壁上。 使用栅电极（120）和第一间隔物（124）作为掩模，在基板（102）中形成第一s / d沟槽（130）。 第一s / d沟槽（130）填充有第一s / d结构（132）。 第二间隔物（140）形成在邻近第一间隔物（124）的栅电极（120）侧壁上。 使用栅电极（120）和第二间隔物（140）作为掩模，在衬底（102）中形成第二s / d沟槽（150）。 第二s / d沟槽（150）填充有第二s / d结构（152）。 填充第一和第二s / d沟槽（130,150）优选地包括使用外延工艺来生长s / d结构。 s / d结构（132,152）可以是应力诱导结构，例如用于PMOS晶体管的硅锗和用于NMOS晶体管的硅碳。

公开(公告)号：US07029980B2

公开(公告)日：2006-04-18

申请号：US10670928

申请日：2003-09-25

申请人： Chun-Li Liu ,  Marius K. Orlowski ,  Matthew W. Stoker ,  Philip J. Tobin ,  Mariam G. Sadaka ,  Alexander L. Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Shawn G. Thomas ,  Ted R. White

发明人： Chun-Li Liu ,  Marius K. Orlowski ,  Matthew W. Stoker ,  Philip J. Tobin ,  Mariam G. Sadaka ,  Alexander L. Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Shawn G. Thomas ,  Ted R. White

IPC分类号： H01L21/331

CPC分类号： H01L29/161 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/1054 ,  Y10S438/933

摘要： A vacancy injecting process for injecting vacancies in template layer material of an SOI substrate. The template layer material has a crystalline structure that includes, in some embodiments, both germanium and silicon atoms. A strained silicon layer is then epitaxially grown on the template layer material with the beneficial effects that straining has on electron and hole mobility. The vacancy injecting process is performed to inject vacancies and germanium atoms into the crystalline structure wherein germanium atoms recombine with the vacancies. One embodiment, a nitridation process is performed to grow a nitride layer on the template layer material and consume silicon in a way that injects vacancies in the crystalline structure while also allowing germanium atoms to recombine with the vacancies. Other examples of a vacancy injecting processes include silicidation processes, oxynitridation processes, oxidation processes with a chloride bearing gas, or inert gas post bake processes subsequent to an oxidation process.

摘要翻译： 用于在SOI衬底的模板层材料中注入空位的空位注入工艺。 模板层材料具有在一些实施方案中包括锗和硅原子的晶体结构。 然后在模板层材料上外延生长应变硅层，具有应力对电子和空穴迁移率的有益效果。 进行空位注入处理以将空位和锗原子注入晶格结构中，其中锗原子与空位重新组合。 一个实施方案中，进行氮化处理以在模板层材料上生长氮化物层，并以注入晶体结构中的空位并且还允许锗原子与空位复合的方式消耗硅。 空位注入方法的其它实例包括硅化工艺，氧氮化工艺，含氯化物气体的氧化工艺或氧化工艺之后的惰性气体后烘烤工艺。

公开(公告)号：US20060040433A1

公开(公告)日：2006-02-23

申请号：US10919952

申请日：2004-08-17

申请人： Mariam Sadaka ,  Shawn Thomas ,  Ted White ,  Chun-Li Liu ,  Alexander Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean

发明人： Mariam Sadaka ,  Shawn Thomas ,  Ted White ,  Chun-Li Liu ,  Alexander Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean

IPC分类号： H01L21/84

CPC分类号： H01L29/78687 ,  H01L29/1054 ,  H01L29/6659 ,  H01L29/66742

摘要： A process for forming a semiconductor device. The process includes forming a template layer for forming a layer of strained silicon. In one example a layer of graded silicon germanium is formed where the germanium is at a higher concentration at the lower portion and at a lower concentration at a top portion. When subject to a condensation process, the germanium of the top portion of the layer diffuses to a remaining portion of the silicon germanium layer. Because the silicon germanium layer has a higher concentration of germanium at lower portions, germanium pile up after condensation may be reduced at the upper portion of the remaining portion of the silicon germanium layer.

摘要翻译： 一种形成半导体器件的方法。 该方法包括形成用于形成应变硅层的模板层。 在一个示例中，形成梯度硅锗层，其中锗在下部处具有较高的浓度，在顶部处的浓度较低。 当进行冷凝处理时，层的顶部的锗扩散到硅锗层的剩余部分。 由于硅锗层在下部具有较高的锗浓度，所以在硅锗层的剩余部分的上部可以减少在冷凝后堆积的锗。

公开(公告)号：US20050070057A1

公开(公告)日：2005-03-31

申请号：US10919784

申请日：2004-08-17

申请人： Chun-Li Liu ,  Mariam Sadaka ,  Alexander Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Shawn Thomas ,  Ted White ,  Qianghua Xie

发明人： Chun-Li Liu ,  Mariam Sadaka ,  Alexander Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Shawn Thomas ,  Ted White ,  Qianghua Xie

IPC分类号： H01L20060101 ,  H01L21/00 ,  H01L21/338

CPC分类号： H01L29/161 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/1054 ,  Y10S438/933

摘要： A process for forming strained semiconductor layers. The process include flowing a chlorine bearing gas (e.g. hydrogen chloride, chlorine, carbon tetrachloride, and trichloroethane) over the wafer while heating the wafer. In one example, the chorine bearing gas is flowed during a condensation process on a semiconductor layer that is used as a template layer for forming a strain semiconductor layer (e.g. strain silicon). In other examples, the chlorine bearing gas is flowed during a post bake of the wafer after the condensation operation.

摘要翻译： 一种形成应变半导体层的工艺。 该方法包括在加热晶片的同时使含氯气体（例如氯化氢，氯气，四氯化碳和三氯乙烷）流过晶片。 在一个实例中，在用作形成应变半导体层（例如应变硅）的模板层的半导体层上的冷凝过程中，含有轴承气体流动。 在其他实例中，在冷凝操作之后，在晶片的后烘烤期间，含氯气体流动。

公开(公告)号：US20050070053A1

公开(公告)日：2005-03-31

申请号：US10919922

申请日：2004-08-17

申请人： Mariam Sadaka ,  Alexander Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Ted White

发明人： Mariam Sadaka ,  Alexander Barr ,  Bich-Yen Nguyen ,  Voon-Yew Thean ,  Ted White

IPC分类号： H01L20060101 ,  H01L21/00 ,  H01L21/338

CPC分类号： H01L29/161 ,  H01L21/26506 ,  H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L29/1054 ,  Y10S438/933

摘要： A process for forming a strained semiconductor layer. The process includes implanting ions into a semiconductor layer prior to performing a condensation process on the layer. The ions assist in diffusion of atoms (e.g. germanium) in the semiconductor layer and to increase the relaxation of the semiconductor layer. After the condensation process, the layer can be used as a template layer for forming a strained semiconductor layer.

摘要翻译： 一种形成应变半导体层的工艺。 该方法包括在层之前进行冷凝过程之前将离子注入到半导体层中。 离子有助于半导体层中的原子（例如锗）的扩散并增加半导体层的松弛。 在冷凝过程之后，该层可用作形成应变半导体层的模板层。

公开(公告)号：US07821067B2

公开(公告)日：2010-10-26

申请号：US11836844

申请日：2007-08-10

申请人： Voon-Yew Thean ,  Brian J. Goolsby ,  Linda B. McCormick ,  Bich-Yen Nguyen ,  Colita M. Parker ,  Mariam G. Sadaka ,  Victor H. Vartanian ,  Ted R. White ,  Melissa O. Zavala

发明人： Voon-Yew Thean ,  Brian J. Goolsby ,  Linda B. McCormick ,  Bich-Yen Nguyen ,  Colita M. Parker ,  Mariam G. Sadaka ,  Victor H. Vartanian ,  Ted R. White ,  Melissa O. Zavala

IPC分类号： H01L21/84

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823842 ,  H01L21/823857 ,  H01L21/823878 ,  H01L27/1203

摘要： An electronic device can include a first semiconductor portion and a second semiconductor portion, wherein the compositions of the first and second semiconductor portions are different from each other. In one embodiment, the first and second semiconductor portions can have different stresses compared to each other. In one embodiment, the electronic device may be formed by forming an oxidation mask over the first semiconductor portion. A second semiconductor layer can be formed over the second semiconductor portion of the first semiconductor layer and have a different composition compared to the first semiconductor layer. An oxidation can be performed, and a concentration of a semiconductor element (e.g., germanium) within the second portion of the first semiconductor layer can be increased. In another embodiment, a selective condensation may be performed, and a field isolation region can be formed between the first and second portions of the first semiconductor layer.

摘要翻译： 电子设备可以包括第一半导体部分和第二半导体部分，其中第一半导体部分和第二半导体部分的组成彼此不同。 在一个实施例中，第一和第二半导体部分可以具有彼此不同的应力。 在一个实施例中，可以通过在第一半导体部分上形成氧化掩模来形成电子器件。 可以在第一半导体层的第二半导体部分上形成第二半导体层，并且与第一半导体层相比具有不同的组成。 可以进行氧化，并且可以增加第一半导体层的第二部分内的半导体元素（例如锗）的浓度。 在另一个实施例中，可以执行选择性冷凝，并且可以在第一半导体层的第一和第二部分之间形成场隔离区。

公开(公告)号：US07781839B2

公开(公告)日：2010-08-24

申请号：US11694273

申请日：2007-03-30

申请人： Voon-Yew Thean ,  Bich-Yen Nguyen

发明人： Voon-Yew Thean ,  Bich-Yen Nguyen

IPC分类号： H01L27/092

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/7842

摘要： A semiconductor device (10) comprising a substrate (12) and an oxide layer (14) formed over the substrate is provided. The semiconductor device further includes a first semiconductor layer (16) having a first lattice constant formed directly over the oxide layer. The semiconductor device further includes a second semiconductor layer (26) having a second lattice constant formed directly over the first semiconductor layer, wherein the second lattice constant is different from the first lattice constant.

摘要翻译： 提供一种半导体器件（10），其包括衬底（12）和形成在衬底上的氧化物层（14）。 半导体器件还包括具有直接形成在氧化物层上的第一晶格常数的第一半导体层（16）。 半导体器件还包括具有直接形成在第一半导体层上的第二晶格常数的第二半导体层（26），其中第二晶格常数不同于第一晶格常数。

公开(公告)号：US07700420B2

公开(公告)日：2010-04-20

申请号：US11402395

申请日：2006-04-12

申请人： Voon-Yew Thean ,  Bich-Yen Nguyen ,  Mariam G. Sadaka ,  Victor H. Vartanian ,  Ted R. White

发明人： Voon-Yew Thean ,  Bich-Yen Nguyen ,  Mariam G. Sadaka ,  Victor H. Vartanian ,  Ted R. White

IPC分类号： H01L21/00 ,  H01L21/84

CPC分类号： H01L21/823807 ,  H01L21/823878 ,  H01L21/8258 ,  H01L27/1203

摘要： A substrate includes a first region and a second region. The first region comprises a III-nitride layer, and the second region comprises a first semiconductor layer. A first transistor (such as an n-type transistor) is formed in and on the III-nitride layer, and a second transistor (such as a p-type transistor) is formed in and on the first semiconductor layer. The III-nitride layer may be indium nitride. In the first region, the substrate may include a second semiconductor layer, a graded transition layer over the second semiconductor layer, and a buffer layer over the transition layer, where the III-nitride layer is over the buffer layer. In the second region, the substrate may include the second semiconductor layer and an insulating layer over the second semiconductor layer, where the first semiconductor layer is over the insulating layer.

摘要翻译： 衬底包括第一区域和第二区域。 第一区域包括III族氮化物层，第二区域包括第一半导体层。 在III族氮化物层上形成第一晶体管（例如n型晶体管），并且在第一半导体层上形成第二晶体管（例如p型晶体管）。 III族氮化物层可以是氮化铟。 在第一区域中，衬底可以包括第二半导体层，在第二半导体层上的渐变过渡层，以及过渡层上的缓冲层，其中III族氮化物层在缓冲层之上。 在第二区域中，衬底可以包括第二半导体层和在第二半导体层上的绝缘层，其中第一半导体层在绝缘层之上。

公开(公告)号：US20080237635A1

公开(公告)日：2008-10-02

申请号：US11694273

申请日：2007-03-30

申请人： Voon-Yew Thean ,  Bich-Yen Nguyen

发明人： Voon-Yew Thean ,  Bich-Yen Nguyen

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L21/84 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/1203 ,  H01L27/1207 ,  H01L29/7842

摘要： A semiconductor device (10) comprising a substrate (12) and an oxide layer (14) formed over the substrate is provided. The semiconductor device further includes a first semiconductor layer (16) having a first lattice constant formed directly over the oxide layer. The semiconductor device further includes a second semiconductor layer (26) having a second lattice constant formed directly over the first semiconductor layer, wherein the second lattice constant is different from the first lattice constant.

摘要翻译： 提供一种半导体器件（10），其包括衬底（12）和形成在衬底上的氧化物层（14）。 半导体器件还包括具有直接形成在氧化物层上的第一晶格常数的第一半导体层（16）。 半导体器件还包括具有直接形成在第一半导体层上的第二晶格常数的第二半导体层（26），其中第二晶格常数不同于第一晶格常数。

公开(公告)号：US07419866B2

公开(公告)日：2008-09-02

申请号：US11375893

申请日：2006-03-15

申请人： Mariam G. Sadaka ,  Bich-Yen Nguyen ,  Voon-Yew Thean

发明人： Mariam G. Sadaka ,  Bich-Yen Nguyen ,  Voon-Yew Thean

IPC分类号： H01L21/8238

CPC分类号： H01L21/32 ,  H01L21/02238 ,  H01L21/02255 ,  H01L21/31662 ,  H01L21/84

摘要： A process of forming an electronic device can include forming a patterned oxidation-resistant layer over a semiconductor layer that overlies a substrate, and patterning the semiconductor layer to form a semiconductor island. The semiconductor island includes a first surface and a second surface opposite the first surface, and the first surface lies closer to the substrate, as compared to the second surface. The process can also include forming an oxidation-resistant material along a side of the semiconductor island or selectively depositing a semiconductor material along a side of the semiconductor island. The process can further include exposing the patterned oxidation-resistant layer and the semiconductor island to an oxygen-containing ambient, wherein a first portion of the semiconductor island along the first surface is oxidized during exposing the patterned oxidation-resistant layer, the semiconductor island, and the oxidation-resistant material to an oxygen-containing ambient.

摘要翻译： 形成电子器件的方法可以包括在覆盖在衬底上的半导体层上形成图案化的抗氧化层，并且图案化半导体层以形成半导体岛。 半导体岛包括与第一表面相对的第一表面和第二表面，并且第一表面与第二表面相比更靠近基底。 该方法还可以包括沿着半导体岛的一侧形成耐氧化材料或者沿半导体岛的一侧选择性地沉积半导体材料。 该方法还可以包括将图案化的抗氧化层和半导体岛暴露于含氧环境中，其中沿着第一表面的半导体岛的第一部分在曝光图案化的抗氧化层，半导体岛， 并将抗氧化材料转化为含氧环境。