公开(公告)号：US06532017B1

公开(公告)日：2003-03-11

申请号：US09315178

申请日：1999-05-20

申请人： James M. Knittel ,  Stephen R. Burgess ,  Jan C. Hardenbergh ,  Christopher J. Kappler ,  Hugh C. Lauer ,  William R. Peet ,  Takahide Ohkami ,  Hanspeter Pfister

发明人： James M. Knittel ,  Stephen R. Burgess ,  Jan C. Hardenbergh ,  Christopher J. Kappler ,  Hugh C. Lauer ,  William R. Peet ,  Takahide Ohkami ,  Hanspeter Pfister

IPC分类号： G06T120

CPC分类号： G06T15/005 ,  G06T15/08

摘要： A plurality of identical rendering pipelines are connected in parallel to read an array of voxels and to write an array of pixels. Each pipeline processes one voxel in one processing cycle of the pipelines. Each pipeline includes a plurality of serially connected different stages. The stages can include interpolation, classification, gradient estimation, illumination, and compositing stages. Interfaces connect identical stages in adjacent pipelines as one-way rings to communicate information associated with spatially adjacent voxels, and delay buffers connected parallel to particular stages communicate information associated with temporally adjacent voxels.

摘要翻译： 多个相同的呈现管线并联连接以读取体素数组并写入像素阵列。 每个管道在管道的一个处理循环中处理一个体素。 每个管道包括多个串联连接的不同级。 阶段可以包括插值，分类，梯度估计，照明和合成阶段。 接口将相邻管道中的相同级连接为单向环以传送与空间相邻体素相关联的信息，并且与特定级并联连接的延迟缓冲器传送与时间相邻体素相关联的信息。

公开(公告)号：US06525737B1

公开(公告)日：2003-02-25

申请号：US09378439

申请日：1999-08-20

申请人： Jerome F. Duluk, Jr. ,  Jack Benkual ,  Shun Wai Go ,  Sushma S. Trivedi ,  Richard E. Hessel ,  Joseph P. Bratt

发明人： Jerome F. Duluk, Jr. ,  Jack Benkual ,  Shun Wai Go ,  Sushma S. Trivedi ,  Richard E. Hessel ,  Joseph P. Bratt

IPC分类号： G06T120

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： A deferred graphics pipeline processor comprised of a mode extraction unit and a Polygon Memory associated with the polygon unit. The mode extraction unit receives a data stream from a geometry unit and separates the data stream into vertices data, and non-vertices data which is sent to the Polygon Memory for storage. A mode injection unit receives inputs from the Polygon Memory and communicates the mode information to one or more other processing units. The mode injection unit maintains status information identifying the information that is already cached and not sending information that is already cached, thereby reducing communication bandwidth.

摘要翻译： 延迟图形流水线处理器，包括与多边形单元相关联的模式提取单元和多边形存储器。 模式提取单元从几何单元接收数据流，并将数据流分离成顶点数据，并将非顶点数据发送到多边形存储器进行存储。 模式注入单元从多边形存储器接收输入并将模式信息传送到一个或多个其他处理单元。 模式注入单元保持识别已经缓存的信息的状态信息，并且不发送已经被缓存的信息，从而减少通信带宽。

公开(公告)号：US06329996B1

公开(公告)日：2001-12-11

申请号：US09227227

申请日：1999-01-08

申请人： Andrew D. Bowen ,  Gregory C. Buchner ,  Remi Simon Vincent Arnaud ,  Daniel T. Chian ,  James Bowman

发明人： Andrew D. Bowen ,  Gregory C. Buchner ,  Remi Simon Vincent Arnaud ,  Daniel T. Chian ,  James Bowman

IPC分类号： G06T120

CPC分类号： G06T15/005

摘要： A method and apparatus for synchronizing the execution of a sequence of graphics pipelines is provided. For a representative embodiment a sequence of graphics pipelines are connected in a daisy-chain sequence. Each pipeline operation can be controlled to operated in one of two modes. The first is a local mode where the pipeline outputs its own digital video data. The second is a pass-through mode where the pipeline outputs digital video data received from preceding graphics pipelines. The pipelines are configured to allow an application executing on a host process to select the next pipeline that will enter local mode operation. The pipeline that is selected to enter local mode operation asserts a local ready signal when it is ready to begin outputting its digital video information. Each of the pipelines monitors the state of a global ready signal. When the global ready signal becomes asserted it means that the pipeline that is selected to enter local mode operation is ready. It also means that all other pipelines that are configured to work in parallel with the sequence of pipelines are ready. At this time, selected the selected pipeline enters local mode operation. The remaining pipelines in the sequence either enter or remain in pass-through mode operation.

摘要翻译： 提供了一种用于同步图形管线序列的执行的方法和装置。 对于代表性实施例，图形管线的序列以菊花链序列连接。 每个管道操作都可以被控制为以两种模式之一运行。 第一种是管道输出自己的数字视频数据的本地模式。 第二种是直通模式，其中管线输出从先前的图形流水线接收的数字视频数据。 管道被配置为允许在主机进程上执行的应用程序选择将进入本地模式操作的下一个管道。 被选择进入本地模式操作的流水线准备好开始输出其数字视频信息时，会置位本地就绪信号。 每个管道监视全局就绪信号的状态。 当全局就绪信号变为有效时，意味着选择进入本地模式操作的流水线已准备就绪。 这也意味着配置为与管道序列并行工作的所有其他管道已准备就绪。 此时，选择所选管道进入本地模式操作。 序列中的剩余流水线进入或保持在直通模式操作中。

公开(公告)号：US06329995B1

公开(公告)日：2001-12-11

申请号：US09216848

申请日：1998-12-21

申请人： Hiroshi Nagashima

发明人： Hiroshi Nagashima

IPC分类号： G06T120

CPC分类号： G06T1/20

摘要： To accelerate drawing input processing, a plurality of drawing pipelines 20 are provided and each drawing pipeline comprises a queue 21, a density data generator 23, a multiplier 24, an accumulator 25, and a cache 26. A stroke is divided, for example, into four, and allocated to each drawing pipeline 20. By each drawing pipeline 20, a next pixel is processed after a former pixel is processed for a plurality of patches according to the scan order.

摘要翻译： 为了加速绘图输入处理，提供了多个绘图管线20，并且每个绘图管线包括队列21，密度数据生成器23，乘法器24，累加器25和高速缓存26.例如， 分配到四个，并分配给每个绘制管线20.通过每个绘制管线20，根据扫描顺序在针对多个补丁处理前一像素之后处理下一个像素。

公开(公告)号：US06292200B1

公开(公告)日：2001-09-18

申请号：US09177911

申请日：1998-10-23

申请人： Andrew Bowen ,  Dawn Maxon ,  Gregory Buchner

发明人： Andrew Bowen ,  Dawn Maxon ,  Gregory Buchner

IPC分类号： G06T120

CPC分类号： G06T15/005

摘要： A computer graphics system having a hyperpipe architecture. Multiple rendering pipes are coupled together through a hyperpipe network scheme. Each of the rendering pipes are capable of rendering primitives for an entire frame or portions thereof. This enables multiple rendering pipes to process graphics data at the same time. A controller coordinates the multiple rendering pipes by sending requests to the appropriate rendering pipes to retrieve the pixel data generated by that particular pipe. It then merges the pixel data received from the various rendering pipes. A single driver then draws the three-dimensional image out for display.

摘要翻译： 具有超声波结构的计算机图形系统。 多个渲染管道通过超管网络方案耦合在一起。 每个呈现管道能够为整个框架或其部分渲染图元。 这样可以使多个渲染管道同时处理图形数据。 控制器通过向相应的渲染管道发送请求来检索由该特定管道生成的像素数据来协调多个渲染管道。 然后它合并从各种渲染管道接收的像素数据。 然后单个驱动程序将三维图像绘制出来显示。

公开(公告)号：US06268875B1

公开(公告)日：2001-07-31

申请号：US09632293

申请日：2000-08-04

申请人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  Joseph P. Bratt ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Zhaoyu Gong ,  Thomas Y. Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew N. Papakipos ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Nathan D. Tuck

发明人： Jerome F. Duluk, Jr. ,  Richard E. Hessel ,  Vaughn T. Arnold ,  Jack Benkual ,  Joseph P. Bratt ,  George Cuan ,  Stephen L. Dodgen ,  Emerson S. Fang ,  Zhaoyu Gong ,  Thomas Y. Ho ,  Hengwei Hsu ,  Sidong Li ,  Sam Ng ,  Matthew N. Papakipos ,  Jason R. Redgrave ,  Sushma S. Trivedi ,  Nathan D. Tuck

IPC分类号： G06T120

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： Three-dimensional computer graphics systems and methods and more particularly to structure and method for a three-dimensional graphics processor and having other enhanced graphics processing features. In one embodiment the graphics processor is a Deferred Shading Graphics Processor (DSGP) comprising an AGP interface, a command fetch & decode (2000), a geometry unit (3000), a mode extraction (4000) and polygon memory (5000), a sort unit (6000) and sort memory (7000), a setup unit (8000), a cull unit (9000), a mode injection (10000), a fragment unit (11000), a texture (12000) and texture memory (13000) a phong shading (14000), a pixel unit (15000), a backend unit (1600) coupled to a frame buffer (17000). Other embodiments need not include all of these functional units, and the structures and methods of these units are applicable to other computational processes and systems as well as deferred and non-deferred shading graphical processors.

摘要翻译： 三维计算机图形系统和方法，更具体地涉及三维图形处理器的结构和方法，并具有其他增强的图形处理特征。 在一个实施例中，图形处理器是包括AGP接口，命令提取和解码（2000），几何单元（3000），模式提取（4000）和多边形存储器（5000）的延迟着色图形处理器（DSGP） 分类单元（6000）和分类存储器（7000），设置单元（8000），剔除单元（9000），模式注入（10000），片段单元（11000），纹理（12000）和纹理存储器 ）阴影（14000），像素单元（15000），耦合到帧缓冲器（17000）的后端单元（1600）。 其他实施例不需要包括所有这些功能单元，并且这些单元的结构和方法适用于其他计算过程和系统以及延迟和非延迟着色图形处理器。

公开(公告)号：US06778174B1

公开(公告)日：2004-08-17

申请号：US09564539

申请日：2000-05-04

申请人： Thomas Winters Fox ,  Javier A. Rodriguez ,  Mark Ernest Van Nostrand ,  Jeffrey Allan Whaley

发明人： Thomas Winters Fox ,  Javier A. Rodriguez ,  Mark Ernest Van Nostrand ,  Jeffrey Allan Whaley

IPC分类号： G06T120

CPC分类号： G06T15/005 ,  G06T1/20

摘要： A method and apparatus in a data processing system for processing graphics data in a processing element. A command is received. A determination is then made as to whether the command affects processing of current graphics data within the processing element. The command is sent to a subsequent processing element if the processing element is unaffected by the command. The command is held without affecting the processing element if the command affects processing of the current graphics data within the processing element until processing of the current graphics data has completed.

摘要翻译： 一种用于处理处理元件中的图形数据的数据处理系统中的方法和装置。 接收到命令。 然后确定该命令是否影响处理元件内的当前图形数据的处理。 如果处理元素不受命令的影响，则该命令被发送到后续的处理元件。 如果命令影响处理元素内的当前图形数据的处理，直到当前图形数据的处理完成，则该命令被保持而不影响处理元件。

公开(公告)号：US06714203B1

公开(公告)日：2004-03-30

申请号：US10102421

申请日：2002-03-19

申请人： David L. Morgan, III ,  Ignacio Sanz-Pastor

发明人： David L. Morgan, III ,  Ignacio Sanz-Pastor

IPC分类号： G06T120

CPC分类号： G06T15/005 ,  Y10S707/99945 ,  Y10S707/99948

摘要： A data aware clustered system architecture is described for an image generation system. The architecture leverages commodity personal computers to provide the processing capability of the image generator such as may be used in a flight simulator. The architecture supports a data pipeline for processing stages of a progressive data structure for the transformation of data from abstract data to a more concrete form for the generation of an image. The architecture provides a multi-staged data flow that extends transparently from a single node system to multiple CPUs in a single node system, to multiple nodes in a clustered system or to multiple CPUs on each node of a clustered system.

公开(公告)号：US06693639B2

公开(公告)日：2004-02-17

申请号：US10290414

申请日：2002-11-07

申请人： Jerome F. Duluk, Jr. ,  Jack Benkual ,  Shun Wai Go ,  Sushma S. Trivedi ,  Richard E. Hessel ,  Joseph P. Bratt

发明人： Jerome F. Duluk, Jr. ,  Jack Benkual ,  Shun Wai Go ,  Sushma S. Trivedi ,  Richard E. Hessel ,  Joseph P. Bratt

IPC分类号： G06T120

CPC分类号： G06T15/20 ,  G06T1/60 ,  G06T11/001 ,  G06T11/40 ,  G06T15/005 ,  G06T15/04 ,  G06T15/30 ,  G06T15/40 ,  G06T15/50 ,  G06T15/80 ,  G06T15/83 ,  G06T15/87

摘要： A deferred graphics pipeline processor comprised of a mode extraction unit and a Polygon Memory associated with the polygon unit. The mode extraction unit receives a data stream from a geometry unit and separates the data stream into vertices data, and non-vertices data which is sent to the Polygon Memory for storage. A a mode injection unit receives inputs from the Polygon Memory and communicates the mode information to one or more other processing units. The mode injection unit maintains status information identifying the information that is already cached and not sending information that is already cached, thereby reducing communication bandwidth.

摘要翻译： 延迟图形流水线处理器，包括与多边形单元相关联的模式提取单元和多边形存储器。 模式提取单元从几何单元接收数据流，并将数据流分离成顶点数据，并将非顶点数据发送到多边形存储器进行存储。 模式注入单元接收来自多边形存储器的输入，并将模式信息传送到一个或多个其他处理单元。 模式注入单元保持识别已经缓存的信息的状态信息，并且不发送已经被缓存的信息，从而减少通信带宽。

公开(公告)号：US06633297B2

公开(公告)日：2003-10-14

申请号：US09934282

申请日：2001-08-20

申请人： Joel James McCormack ,  Keith Istvan Farkas ,  Norman P. Jouppi ,  Larry Dean Seiler ,  Robert Stephen McNamara

发明人： Joel James McCormack ,  Keith Istvan Farkas ,  Norman P. Jouppi ,  Larry Dean Seiler ,  Robert Stephen McNamara

IPC分类号： G06T120

CPC分类号： G06T1/60 ,  G06T11/40

摘要： In a graphics pipeline, a rasterizer circuit generates fragments for an image having multiple surfaces that have been tessellated into primitive objects, such as triangles. First and second fragments are associated with the same pixel. A merge buffer merges the first fragment with the second fragment when the two fragments belong to the same tessellated surface, the first fragment's primitive is adjacent to the second fragment's primitive, both fragments face either toward or away from the viewer, and the first and second fragment are sufficiently similar that merging is unlikely to introduce visually objectionable artifacts. A frame buffer receives fragments from the merge buffer, stores the fragments, combines the fragments into pixels, and outputs the pixels to a display.

摘要翻译： 在图形管线中，光栅化器电路为具有多个表面的图像生成片段，该多个表面已经被细分为原始对象，例如三角形。 第一和第二片段与相同的像素相关联。 当两个片段属于相同的镶嵌表面时，合并缓冲区将第一片段与第二片段合并，第一片段的原始物与第二片段的原始图片相邻，两个片段面向或远离观看者，并且第一和第二片段 片段足够相似，因此合并不太可能引起视觉上令人反感的伪像。 帧缓冲器从合并缓冲区接收片段，存储片段，将片段组合成像素，并将像素输出到显示器。