公开(公告)号：US07350083B2

公开(公告)日：2008-03-25

申请号：US09752088

申请日：2000-12-29

申请人： Steven E. Wells ,  V. Niles Kynett

发明人： Steven E. Wells ,  V. Niles Kynett

IPC分类号： H04L9/32 ,  H04L9/00

CPC分类号： G06F21/72 ,  G06F21/79

摘要： An integrated circuit chip comprises firmware non-volatile memory to store firmware and at least one hardware security primitive device comprising non-volatile memory. The firmware non-volatile memory and the at least one hardware security primitive device are integrated on the integrated circuit chip.

摘要翻译： 集成电路芯片包括用于存储固件的固件非易失性存储器和包括非易失性存储器的至少一个硬件安全原语设备。 固件非易失性存储器和至少一个硬件安全原语器件集成在集成电路芯片上。

公开(公告)号：US06792438B1

公开(公告)日：2004-09-14

申请号：US09540915

申请日：2000-03-31

申请人： Steven E. Wells ,  V. Niles Kynett ,  Lance W. Dover

发明人： Steven E. Wells ,  V. Niles Kynett ,  Lance W. Dover

IPC分类号： G06F102

CPC分类号： G06F7/588

摘要： A random number generator comprises random number generation circuitry to generate and output random bits. The random number generator includes interface circuitry to receive and store random bits output by the random number generation circuitry and to output random bits. The interface circuitry prevents outputting the same random bits more than once.

摘要翻译： 随机数生成器包括产生和输出随机位的随机数生成电路。 随机数生成器包括用于接收和存储随机数生成电路输出的随机位并输出随机位的接口电路。 接口电路防止多次输出相同的随机位。

公开(公告)号：US06687325B1

公开(公告)日：2004-02-03

申请号：US09339012

申请日：1999-06-23

申请人： Steven E. Wells

发明人： Steven E. Wells

IPC分类号： G06M300

CPC分类号： H03K21/403

摘要： A nonvolatile counter. A nonvolatile storage is organized in digits having non-uniform bases. Circuitry is provided to increment a count value represented by the digits in response to an increment command.

摘要翻译： 非易失性计数器。 非易失性存储器以不均匀基数的数字组织。 提供电路以响应于增量命令递增由数字表示的计数值。

公开(公告)号：US06446019B1

公开(公告)日：2002-09-03

申请号：US09222235

申请日：1998-12-29

申请人： Virgil Niles Kynett ,  Steven E. Wells

发明人： Virgil Niles Kynett ,  Steven E. Wells

IPC分类号： G01D1800

CPC分类号： G01D18/008

摘要： A method for calibrating analog sensor measurements within a computer system is disclosed. The method includes the steps of generating an analog sensor measurement result, reading at least two values that define a curve from a memory device, and calculating a calibrated result using the analog sensor measurement result and the values that define the curve.

摘要翻译： 公开了一种在计算机系统内校准模拟传感器测量的方法。 该方法包括以下步骤：产生模拟传感器测量结果，读取从存储器件定义曲线的至少两个值，以及使用模拟传感器测量结果和限定曲线的值来计算校准结果。

公开(公告)号：US5867721A

公开(公告)日：1999-02-02

申请号：US978998

申请日：1997-11-28

申请人： Mark P. Leinwander ,  Steven E. Wells ,  Robert N. Hasbun

发明人： Mark P. Leinwander ,  Steven E. Wells ,  Robert N. Hasbun

IPC分类号： G06F12/06 ,  G06F12/08

CPC分类号： G06F12/06

摘要： A circuit for selecting a select line from a plurality of first and second select lines is described. Each of an array of integrated circuit (IC) packages is coupled to (1) one of the first select lines and (2) at least one of the second select lines. The circuit includes a decoder for decoding a select data to select the select line, and circuitry for modifying the select data before the select data is applied to the decoder when each of the second select lines is not coupled to an IC device within each of the IC packages to ensure that the select line is not one of the second select lines. When each of the first and second select lines is coupled to an IC device within each of the IC packages, the circuitry for modifying does not modify the select data. A method for selecting a selected IC device within a selected IC package of an array of IC packages is also described.

摘要翻译： 描述用于从多个第一和第二选择线选择选择线的电路。 集成电路（IC）封装的阵列中的每一个耦合到（1）第一选择线之一和（2）至少一个第二选择线。 该电路包括用于对选择数据进行解码以选择选择线的解码器，以及用于当每个第二选择线未耦合到每个第一选择线内的IC器件时，在选择数据被施加到解码器之前修改选择数据的电路 IC封装，以确保选择线不是第二选择线之一。 当第一和第二选择线中的每一个耦合到每个IC封装内的IC器件时，用于修改的电路不修改选择数据。 还描述了用于在IC封装阵列的选定IC封装内选择所选IC器​​件的方法。

公开(公告)号：US5754817A

公开(公告)日：1998-05-19

申请号：US797994

申请日：1997-02-12

申请人： Steven E. Wells ,  Markus A. Levy

发明人： Steven E. Wells ,  Markus A. Levy

IPC分类号： G06F9/445 ,  G06F12/02 ,  G06G12/10

CPC分类号： G06F9/4406 ,  G06F12/0246 ,  G06F9/4403 ,  G06F9/44573 ,  G06F12/0638 ,  G06F12/08 ,  G06F2212/1028 ,  G06F2212/214 ,  G06F2212/7201 ,  Y02B60/1225

摘要： A method for managing and addressing an executable-in-place (XIP) program stored in a memory having a plurality of blocks includes the step of virtually storing a first portion of the XIP program in a first page of a paged virtual memory space and a second portion of the XIP program in a second page of the paged virtual memory space. The first portion of the XIP program is physically stored in a first block of the plurality of blocks and the second portion of the XIP program is physically stored in a second block of the plurality of blocks. A memory address mapping window is established with addresses of the first block. A page map for mapping the memory address mapping window to the first page is established. The first block is addressed for the first portion of the XIP program via the page map and the memory address mapping window. The memory address mapping window is updated with addresses of the second block and the page map is remapped to the second page when the second portion of the XIP program requires to be accessed such that the XIP program can be directly executed from the memory without being required to be stored contiguously in the memory and without being partitioned from other files that are not XIP programs.

摘要翻译： 用于管理和寻址存储在具有多个块的存储器中的可执行就地（XIP）程序的方法包括以下步骤：将XIP程序的第一部分虚拟地存储在分页虚拟存储器空间的第一页和 XIP程序的第二部分在分页的虚拟存储器空间的第二页中。 XIP程序的第一部分物理地存储在多个块的第一块中，并且XIP程序的第二部分物理地存储在多个块的第二块中。 使用第一块的地址建立存储器地址映射窗口。 建立了将内存地址映射窗口映射到第一页的页面映射。 第一个块通过页面映射和存储器地址映射窗口来寻址XIP程序的第一部分。 当XIP程序的第二部分需要被访问时，存储器地址映射窗口被更新为第二块的地址并且页面映射被重新映射到第二页，使得可以从存储器直接执行XIP程序而不需要 存储在存储器中，并且不与不是XIP程序的其他文件进行分区。

公开(公告)号：US5416782A

公开(公告)日：1995-05-16

申请号：US969465

申请日：1992-10-30

申请人： Steven E. Wells ,  Anil Sama

发明人： Steven E. Wells ,  Anil Sama

IPC分类号： G11C29/44 ,  G11C29/56 ,  G11C29/00

CPC分类号： G11C29/56 ,  G11C29/44

摘要： A circuit for testing the data failure rate of a flash memory array comprising apparatus for writing a test pattern to a memory array; and apparatus positioned in a data path prior to the interface between the memory array and circuitry external to the memory array for detecting differences in data read from the memory array and the test pattern written to the memory array, the last mentioned apparatus including apparatus for reading data from the memory array, apparatus for comparing the value of data read from the memory array with the value of data written to the array in the test pattern, and apparatus for storing a indication that a comparison has produced a result indicating a failure to compare.

摘要翻译： 一种用于测试闪存阵列的数据故障率的电路，包括用于将测试图案写入存储器阵列的装置; 以及位于存储器阵列与存储器阵列外部的电路之间的接口之间的数据路径中的装置，用于检测从存储器阵列读取的数据和写入存储器阵列的测试图案的差异，最后提到的装置包括用于读取的装置 来自存储器阵列的数据，用于将从存储器阵列读取的数据的值与在测试图案中写入阵列的数据的值进行比较的装置，以及用于存储比较产生了指示不能比较的结果的指示的装置 。

公开(公告)号：US5249158A

公开(公告)日：1993-09-28

申请号：US654263

申请日：1991-02-11

申请人： Virgil N. Kynett ,  Mickey L. Fandrich ,  Steven E. Wells ,  Kurt B. Robinson ,  Owen W. Jungroth

发明人： Virgil N. Kynett ,  Mickey L. Fandrich ,  Steven E. Wells ,  Kurt B. Robinson ,  Owen W. Jungroth

IPC分类号： G11C17/00 ,  G11C8/12 ,  G11C16/04 ,  G11C16/06

CPC分类号： G11C8/12 ,  G11C16/0416

摘要： A blocking architecture for use in non-volatile semiconductor memories is disclosed. This architecture minimizes device area taken up by signal lines while maximizing device yield. Additionally, this architecture minimizes the Y decoding mechanism while maximizing device performance.

摘要翻译： 公开了一种用于非易失性半导体存储器中的阻塞结构。 这种架构最大限度地减少信号线所占用的器件面积，同时最大化器件产量。 此外，该架构最大限度地减少了Y解码机制，同时最大化了设备性能。

公开(公告)号：US07177888B2

公开(公告)日：2007-02-13

申请号：US10633096

申请日：2003-08-01

申请人： Steven E. Wells

发明人： Steven E. Wells

IPC分类号： G06J1/00 ,  G06F1/02

CPC分类号： H03K3/84 ,  H03K3/017 ,  H03K5/1565

摘要： A method of producing a uniform duty cycle output from a random bit source. The method includes testing the duty cycle of said random bit source; varying the output voltage of a voltage source if the duty cycle is not substantially fifty percent; and iteratively altering the output voltage of the voltage source until said duty cycle is substantially fifty percent.

摘要翻译： 从随机位源产生均匀占空比的方法。 该方法包括测试所述随机位源的占空比; 如果占空比基本上不是百分之五十，则改变电压源的输出电压; 并且迭代地改变电压源的输出电压，直到所述占空比大致为百分之五十。

公开(公告)号：US07085341B2

公开(公告)日：2006-08-01

申请号：US10614966

申请日：2003-07-08

申请人： Steven E. Wells

发明人： Steven E. Wells

IPC分类号： G06M3/00

CPC分类号： H03K21/403

摘要： A nonvolatile counter. A nonvolatile storage is organized in digits having non-uniform bases. Circuitry is provided to increment a count value represented by the digits in response to an increment command.

摘要翻译： 非易失性计数器。 非易失性存储器以不均匀基数的数字组织。 提供电路以增加响应于增量命令由数字表示的计数值。