公开(公告)号：US5524112A

公开(公告)日：1996-06-04

申请号：US83281

申请日：1993-06-29

申请人： Daisuke Azuma ,  Tsuyoshi Muramatsu

发明人： Daisuke Azuma ,  Tsuyoshi Muramatsu

IPC分类号： G06F13/00 ,  G06F13/38 ,  H04J3/06 ,  H04L29/00 ,  H04L29/08 ,  H04L12/40 ,  H04J3/02

CPC分类号： H04J3/062

摘要： An interface device includes a data transmitter provided with a multiplexer for dividing k.times.n bits of data (k is an integer satisfying k.gtoreq.2) applied from a transmitting side data terminal equipment into k groups for time sequential output, and a data receiver provided with a data latch circuit for taking the first k-1 data groups transmitted from the data transmitter and a data latch circuit for taking the outputs from the k-1 data latch circuits and the last transmitted data group. In a period corresponding to one transmission, two data groups are supplied in time sequence from the data transmitter to the data receiver. There may be provided k data latch circuits so that the inputs of data latch circuit are all passed through the data latch circuits.

摘要翻译： 接口装置包括：数据发送器，具有多路复用器，用于将从发送侧数据终端设备应用的k×n位数据（k是满足k> / = 2的整数）划分成k组用于时间顺序输出;以及数据接收器， 具有用于获取从数据发送器发送的第一k-1个数据组的数据锁存电路和用于从k-1个数据锁存电路和最后发送的数据组获取输出的数据锁存电路。 在对应于一个传输的时段中，从数据发射机到数据接收机以时间顺序提供两个数据组。 可以提供k个数据锁存电路，使得数据锁存电路的输入全部通过数据锁存电路。

公开(公告)号：US5452464A

公开(公告)日：1995-09-19

申请号：US134691

申请日：1993-10-12

申请人： Shingo Nomura ,  Tsuyoshi Muramatsu ,  Souichi Miyata ,  Tatsuyuki Kuwabara ,  Masaharu Tomita ,  Kiyotaka Nagamura ,  Takao Nakamura

发明人： Shingo Nomura ,  Tsuyoshi Muramatsu ,  Souichi Miyata ,  Tatsuyuki Kuwabara ,  Masaharu Tomita ,  Kiyotaka Nagamura ,  Takao Nakamura

IPC分类号： G06F15/82 ,  G06F13/38

CPC分类号： G06F15/82

摘要： A data driven type information processing apparatus includes an information processing unit for carrying out an operation process according to a data flow program based on a data packet with a tag attached thereto, and a tag attaching unit provided in an input stage of the information processing unit. The tag attaching unit attaches a prescribed tag to data without a tag, which is applied externally or from another information processing apparatus connected on-line to generate a tagged data packet, and applies the tagged packet to the information processing unit. An information processing apparatus which is connected on-line to the present information processing apparatus and mutually exchanges the processed data mutually is not limited to either von Neumann type or non Neumann type (data driven type). Accordingly, the data driven type information processing apparatus of the present invention can be used together with various types of information processing apparatus, and a system capable of processing both tagged and untagged data can be constructed.

摘要翻译： 数据驱动型信息处理装置包括：信息处理单元，用于根据具有附加标签的数据包执行根据数据流程序的操作处理;以及标签附着单元，设置在信息处理单元的输入级中 。 标签附着单元将规定的标签附加到没有标签的数据，该标签在外部应用，或者从在线连接的另一信息处理设备应用，以生成标记数据分组，并将标记的分组应用于信息处理单元。 在线连接到本信息处理装置并相互交换处理的数据的信息处理装置不限于冯诺依曼型或非诺依曼型（数据驱动型）。 因此，本发明的数据驱动型信息处理装置可以与各种类型的信息处理装置一起使用，并且可以构建能够处理标记和未标记数据的系统。

公开(公告)号：US5319769A

公开(公告)日：1994-06-07

申请号：US580829

申请日：1990-09-11

申请人： Tsuyoshi Muramatsu

发明人： Tsuyoshi Muramatsu

IPC分类号： G06F9/312 ,  G06F9/34 ,  G06F12/04

CPC分类号： G06F9/30043 ,  G06F12/04 ,  G06F9/34

摘要： A data sizing circuit in a data flow type system is disclosed. A copy is made of the data included in a packet. The original first data of M.times.N bits is circulated by N-bit unit, where only the required bits are selectively written into the memory and read out. M (M is integer) is added to the address corresponding to the copied second data, and data of M.times.N bits is circulated by N-bit unit, where only the required bits are selectively written into the memory and read out. The first and second data read out from the memory are synthesized, circulated by N-bit unit, and output. Data of plural types with different data width can be read/written into an arbitrary address without wasting memory.

摘要翻译： 公开了一种数据流型系统中的数据大小调整电路。 复制数据包中包含的数据。 MxN位的原始第一数据由N位单元循环，其中只有所需的位被选择性地写入存储器并读出。 将M（M是整数）加到与复制的第二数据对应的地址中，并且通过N位单元循环M×N位的数据，其中只有所需的位被选择性地写入存储器并读出。 从存储器中读出的第一和第二数据被合成，由N位单元循环并输出。 具有不同数据宽度的多种类型的数据可以被读取/写入任意地址而不浪费存储器。

公开(公告)号：US20140333157A1

公开(公告)日：2014-11-13

申请号：US14122072

申请日：2013-08-09

申请人： Motoharu Nuka ,  Takayo Noguchi ,  Tsuyoshi Muramatsu

发明人： Motoharu Nuka ,  Takayo Noguchi ,  Tsuyoshi Muramatsu

IPC分类号： B21H7/00 ,  H02K15/02 ,  H02K1/22 ,  B21J5/06

CPC分类号： B21H7/007 ,  B21J5/06 ,  B21K3/00 ,  H02K1/22 ,  H02K15/02

摘要： A taper shaped steel rod-like member allows a cold press molding apparatus to reduce burrs generated in tooling without the use of lubrication while also extending tool live. The method and process is characterized by holding the preshaped processed material on a backside tool, while press-contacting the processed material to a free rotation roll rotating toward the tip element on the processed material, and shaping a taper shape by plastic-reshaping of the processed material.

摘要翻译： 锥形钢棒状构件允许冷压成型设备减少加工中产生的毛刺而不使用润滑，同时还延长工具的寿命。 该方法和工艺的特征在于将预成型的加工材料保持在背面工具上，同时将经处理的材料压接到朝向处理材料上的尖端元件旋转的自由旋转辊，并且通过塑性变形来成形锥形 加工材料

公开(公告)号：US07051194B2

公开(公告)日：2006-05-23

申请号：US09813090

申请日：2001-03-21

申请人： Takuji Uneyama ,  Motoki Takase ,  Tsuyoshi Muramatsu

发明人： Takuji Uneyama ,  Motoki Takase ,  Tsuyoshi Muramatsu

IPC分类号： G06F9/52 ,  G06F1/12 ,  G06F13/42

CPC分类号： H04L5/04

摘要： When an instruction decoder decodes an instruction code included in packet data, a copy flag and copy number information are provided to a self-synchronous transfer control circuit. In the self-synchronous transfer control circuit, when a data transfer enabling signal is applied from a C element in a subsequent stage, a node number manipulation circuit manipulates a node number to make copies such that packets can be distinguished from each other, and then data is transferred from a pipeline register to a pipeline register in a subsequent stage.

摘要翻译： 当指令译码器解码分组数据中包含的指令码时，将复制标志和复制号码信息提供给自同步传送控制电路。 在自同步传送控制电路中，当在后续阶段从C元件施加数据传送使能信号时，节点编号操作电路操作节点编号，使得能够区分彼此的分组， 在后续阶段，数据从流水线寄存器传送到流水线寄存器。

公开(公告)号：US06823443B2

公开(公告)日：2004-11-23

申请号：US09846301

申请日：2001-05-02

申请人： Takashi Horiyama ,  Kohichi Hatakeyama ,  Tsuyoshi Muramatsu

发明人： Takashi Horiyama ,  Kohichi Hatakeyama ,  Tsuyoshi Muramatsu

IPC分类号： G06F1300

CPC分类号： H04L45/00

摘要： A router is formed by an M-input, 1-output junction unit and a 1-input, N-output branching unit. Where M and N satisfy the relation of (M>N), the transfer rate of a path between the junction unit and the branching unit is made the total sum of the transfer rates of inputs of IN1 to INM, whereby N times faster transfer becomes possible.

摘要翻译： 路由器由M输入，1输出接点单元和1输入N输出分支单元构成。 在M和N满足（M> N）的关系的情况下，连接单元和分支单元之间的路径的传送速率成为IN1到INM的输入传输速率的总和，由此传输N倍 可能。

公开(公告)号：US06006322A

公开(公告)日：1999-12-21

申请号：US957783

申请日：1997-10-24

申请人： Tsuyoshi Muramatsu

发明人： Tsuyoshi Muramatsu

IPC分类号： G06F9/30 ,  G06F9/302 ,  G06F9/318

CPC分类号： G06F9/30145 ,  G06F9/3001 ,  G06F9/30181 ,  G06F9/30185

摘要： An arithmetic logic unit capable of executing an instruction belonging to a user-defined instruction area at the same clock frequency as a hard-wired logic includes a memory storing data at an arbitrary address and outputting the data stored in the address when an instruction code and an operand data are applied as an address. When an instruction decoder decoding part of the instruction code for setting the memory to read mode or write mode is provided, contents of the memory can be re-written, and therefore the content of the memory can be readily changed even after delivery. The arithmetic logic unit may include, in place of the memory, a programmable logic device adapted to receive an instruction code and the operand data and capable of organizing a desired logic.

摘要翻译： 能够执行属于与硬连线逻辑相同的时钟频率的用户定义指令区域的指令的算术逻辑单元包括存储任意地址的数据的存储器，并且当指令代码和 作为地址应用操作数数据。 当提供用于将存储器设置为读取模式或写入模式的指令代码部分的指令解码器解码时，可以重新写入存储器的内容，因此即使在发布之后也可以容易地改变存储器的内容。 算术逻辑单元可以代替存储器，包括适于接收指令代码和操作数数据并且能够组织所需逻辑的可编程逻辑器件。

公开(公告)号：US5918063A

公开(公告)日：1999-06-29

申请号：US699878

申请日：1996-08-20

申请人： Ryuji Miyama ,  Shinichi Yoshida ,  Tsuyoshi Muramatsu ,  Souichi Miyata

发明人： Ryuji Miyama ,  Shinichi Yoshida ,  Tsuyoshi Muramatsu ,  Souichi Miyata

IPC分类号： G06F9/44 ,  G06F15/82 ,  G06F13/00

CPC分类号： G06F9/4436 ,  G06F15/82

摘要： A data flow information processing apparatus includes one or a plurality of data driven type processors for processing data packets based on a data flow program, one or a plurality of memories accessed by these processors, and a router receiving data packets processed by these data processors for selecting a path for selectively applying the data packet to any of the one or the plurality of memories. More preferably, a first router includes an address calculating unit for calculating the address based on the content of the data packet, and a branching unit for branching the path of the data packet based on the calculated address. The data packet includes a generation number allotted in accordance with the order of input time and data. The address calculating unit includes a unit for calculating a modified address by modifying the generation number based on the data. The address modifying unit may include a circuit for modifying the generation number with a prescribed global offset, and a circuit for calculating a locally offset address by further modifying the generation number with the data included in the applied data packet.

摘要翻译： 数据流信息处理装置包括一个或多个数据驱动型处理器，用于基于数据流程序处理数据包，由这些处理器访问的一个或多个存储器，以及接收由这些数据处理器处理的数据包的路由器，用于 选择用于选择性地将数据分组应用于一个或多个存储器中的任何一个的路径。 更优选地，第一路由器包括：地址计算单元，用于基于数据分组的内容计算地址;以及分支单元，用于基于所计算的地址来分支数据分组的路径。 数据包包括根据输入时间和数据的顺序分配的生成号码。 地址计算单元包括通过基于该数据修改生成号码来计算修改地址的单元。 地址修改单元可以包括用于以规定的全局偏移量修改发电数的电路，以及用于通过使用包含在所应用的数据包中的数据进一步修改发电数来计算本地偏移地址的电路。

公开(公告)号：US5826098A

公开(公告)日：1998-10-20

申请号：US654520

申请日：1996-05-29

申请人： Hiroshi Kanekura ,  Tsuyoshi Muramatsu

发明人： Hiroshi Kanekura ,  Tsuyoshi Muramatsu

IPC分类号： G06F15/82 ,  G06F9/30 ,  G06F9/302 ,  G06F9/312 ,  G06F9/32 ,  H04L29/06 ,  G06F13/00

CPC分类号： G06F9/30014 ,  G06F9/30025 ,  G06F9/30043 ,  G06F9/325 ,  H04L29/06 ,  H04L69/12

摘要： A data processing apparatus which can carry out an accumulation operation spanning a plurality of packets within the same generation at high speed without increasing hardware cost includes an internal circular path for circulating an extended packet provided with an accumulated value field ACC, an operation unit, an arithmetic circuit, an adder, and a shifter. The operation unit adds an input data and a value of ACC according to an instruction code using the arithmetic circuit, the adder, and the shifter, and updates a data field of an output packet or the ACC field. The contents of the data field and the ACC field can be varied by changing the way of selecting in a selector. A packet without the ACC field is utilized for external input/output, so that the apparatus converts the form of the packet upon input/output.

摘要翻译： 一种可以在不增加硬件成本的情况下高速执行跨同一代内的多个分组的累积操作的数据处理装置包括用于循环具有累加值字段ACC的扩展分组的内部循环路径，操作单元， 算术电路，加法器和移位器。 操作单元使用运算电路，加法器和移位器根据指令代码添加输入数据和ACC值，并更新输出数据包或ACC字段的数据字段。 可以通过改变选择器中的选择方式来改变数据字段和ACC字段的内容。 没有ACC字段的数据包被用于外部输入/输出，使得设备在输入/输出时转换数据包的形式。

公开(公告)号：US5812806A

公开(公告)日：1998-09-22

申请号：US784769

申请日：1997-01-16

申请人： Tsuyoshi Muramatsu ,  Ryuji Miyama

发明人： Tsuyoshi Muramatsu ,  Ryuji Miyama

IPC分类号： G06F15/82 ,  G06F9/44 ,  G06F15/00

CPC分类号： G06F9/4436

摘要： A method and device for configuring data packets for a data driven processor, the data driven information processor having a data packet generator that generates the data packets, and a data flow ring architecture for operating (according to data flow computational protocol) upon data packets received from the data packet generator. The data packet generator configures each data packet to include a multi-attribute tag. The multi-attribute tag has a first component and a second component. The first component identifies one of a plurality of data sets to which data contained in the data packet belongs. The second component uniquely identifies the data within the particular data set identified by the first component contained in the data packet. Where the data driven information processor is doing image processing: the first component of the multi-attribute tag is the field/image number; and the second component of the multi-attribute tag is the location of a pixel in the field/image. The second component can be represented in two parts, the first part being the line of the image in which the pixel is located and the second part being the column in which the pixel is located.

摘要翻译： 一种用于配置数据驱动处理器的数据分组的方法和装置，具有生成数据分组的数据分组生成器的数据驱动信息处理器和用于根据数据分组接收的数据分组（根据数据流计算协议）操作的数据流环结构 从数据包生成器。 数据包生成器将每个数据包配置为包括多属性标签。 多属性标签具有第一组件和第二组件。 第一组件识别包含在数据分组中的数据所属的多个数据集之一。 第二组件唯一地标识由包含在数据分组中的第一组件标识的特定数据集内的数据。 数据驱动信息处理器正在进行图像处理的地方：多属性标签的第一个组件是字段/图像编号; 多属性标签的第二个分量是字段/图像中像素的位置。 第二部分可以分成两部分表示，第一部分是像素所位于的图像的行，第二部分是像素所在的列。