利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

73 条记录 (耗时 0.017 秒)

    Ion implantation mask forming method
    38.
    发明申请
    Ion implantation mask forming method 有权
    离子注入掩模成型方法

    公开(公告)号：US20090117744A1

    公开(公告)日：2009-05-07

    申请号：US12289637

    申请日：2008-10-31

    申请人： Yong-Woo Lee ,  Young-Mi Lee ,  Min-Chul Chae ,  Dae-Joung Kim ,  Jae-Seung Hwang

    发明人： Yong-Woo Lee ,  Young-Mi Lee ,  Min-Chul Chae ,  Dae-Joung Kim ,  Jae-Seung Hwang

    IPC分类号： H01L21/311

    CPC分类号： H01L21/3146 ,  H01L21/265 ,  H01L21/3143 ,  H01L21/31608 ,  H01L21/3185

    摘要： A method of forming an ion implantation mask includes forming a field area on a semiconductor substrate, forming an amorphous carbon layer on the semiconductor substrate, forming a hard mask layer on the amorphous carbon layer, forming an etching mask pattern on the hard mask layer, and etching the hard mask layer and the amorphous carbon layer to expose the field area through the etching mask pattern, wherein etching the hard mask layer and the amorphous carbon layer forms a hard mask layer pattern and an amorphous carbon layer pattern.

    摘要翻译： 形成离子注入掩模的方法包括在半导体衬底上形成场区，在半导体衬底上形成非晶碳层，在非晶碳层上形成硬掩模层，在硬掩模层上形成蚀刻掩模图案， 蚀刻硬掩模层和非晶碳层，通过蚀刻掩模图案露出场区，蚀刻硬掩模层和无定形碳层形成硬掩模层图案和无定形碳层图案。

    Semiconductor device and method of manufacturing the same
    39.
    发明授权
    Semiconductor device and method of manufacturing the same 有权
    半导体器件及其制造方法

    公开(公告)号：US07479434B2

    公开(公告)日：2009-01-20

    申请号：US11497362

    申请日：2006-08-02

    申请人： Dong-Jo Kang ,  In-Sun Park ,  Dae-Joung Kim

    发明人： Dong-Jo Kang ,  In-Sun Park ,  Dae-Joung Kim

    IPC分类号： H01L21/336

    CPC分类号： H01L21/823443 ,  H01L21/823418 ,  H01L29/66507 ,  H01L29/6659 ,  H01L29/66659 ,  H01L29/7833 ,  H01L29/7835

    摘要： A semiconductor device includes a gate structure formed on a substrate. The gate structure includes an uppermost first metal silicide layer pattern having a first thickness. Spacers are formed on sidewalls of the gate structure. One or more impurity regions are formed in the substrate adjacent to at least one sidewall of the gate structure. A second metal silicide layer pattern, having a second thickness thinner than the first thickness, is formed on the one or more impurity regions.

    摘要翻译： 半导体器件包括形成在衬底上的栅极结构。 栅极结构包括具有第一厚度的最上面的第一金属硅化物层图案。 隔板形成在栅极结构的侧壁上。 在与栅极结构的至少一个侧壁相邻的衬底中形成一个或多个杂质区。 在一个或多个杂质区上形成具有比第一厚度薄的第二厚度的第二金属硅化物层图案。

    Overlay mark and method of forming the same
    40.
    发明申请
    Overlay mark and method of forming the same 有权
    叠加标记和形成方法

    公开(公告)号：US20080032208A1

    公开(公告)日：2008-02-07

    申请号：US11826745

    申请日：2007-07-18

    申请人： Dae-Joung Kim ,  Ji-Yong You ,  Hyun-Seok Lim

    发明人： Dae-Joung Kim ,  Ji-Yong You ,  Hyun-Seok Lim

    IPC分类号： G03F1/00

    CPC分类号： G03F7/70633

    摘要： An overlay mark may include a main overlay pattern and an auxiliary overlay pattern, wherein the main overlay pattern may have an opening exposing a substrate and the auxiliary overlay pattern may be formed in the opening. The auxiliary overlay pattern may be spaced apart from a sidewall of the main overlay pattern defining the opening. The thickness ratio of the auxiliary overlay pattern to the main overlay pattern may be about 0.05:1 to about 0.30:1. Accordingly, overlay accuracy measurements may be improved using the clearer overlay mark according to example embodiments.

    摘要翻译： 覆盖标记可以包括主覆盖图案和辅助覆盖图案，其中主覆盖图案可以具有暴露基板的开口，并且可以在开口中形成辅助覆盖图案。 辅助覆盖图案可以与限定开口的主覆盖图案的侧壁间隔开。 辅助覆盖图案与主覆盖图案的厚度比可以为约0.05:1至约0.30:1。 因此，可以使用根据示例性实施例的更清晰的覆盖标记来改善覆盖精度测量。