公开(公告)号：US08158445B2

公开(公告)日：2012-04-17

申请号：US12940535

申请日：2010-11-05

申请人： Yong-Hwan Ryu ,  Jae-Seung Hwang ,  Sung-Un Kwon ,  Kyoung-Ha Eom

发明人： Yong-Hwan Ryu ,  Jae-Seung Hwang ,  Sung-Un Kwon ,  Kyoung-Ha Eom

IPC分类号： H01L21/00

CPC分类号： H01L43/12 ,  H01L27/228 ,  H01L27/2409 ,  H01L45/06 ,  H01L45/144 ,  H01L45/1675

摘要： Methods of forming pattern structures and methods of manufacturing memory devices using the same are provided, the methods of forming pattern structures include forming an etching object layer on a substrate and performing a plasma reactive etching process on the etching object layer using an etching gas including at least ammonia (NH3) gas. The etching object layer includes a magnetic material or a phase change material.

摘要翻译： 提供了形成图案结构的方法和使用其制造存储器件的方法，形成图案结构的方法包括在衬底上形成蚀刻对象层，并使用包括在蚀刻对象层上的蚀刻气体对蚀刻对象层进行等离子体反应蚀刻处理 最少氨（NH 3）气。 蚀刻对象层包括磁性材料或相变材料。

公开(公告)号：US20090090899A1

公开(公告)日：2009-04-09

申请号：US12285531

申请日：2008-10-08

申请人： Young-Soo Lim ,  Yong-Sun Ko ,  Sung-Un Kwon ,  Jae-Seung Hwang

发明人： Young-Soo Lim ,  Yong-Sun Ko ,  Sung-Un Kwon ,  Jae-Seung Hwang

IPC分类号： H01L45/00

CPC分类号： H01L45/12 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/126 ,  H01L45/144 ,  H01L45/1675

摘要： A method of manufacturing a phase change memory device includes forming at least one active device on a substrate, forming a bottom electrode electrically connected to the at least one active device, forming a phase change material layer and a top electrode on the bottom electrode, forming a capping layer on an upper surface of the top electrode and on side surfaces of the top electrode and phase change material layer, removing a portion of the capping layer overlapping the upper surface of the top electrode to define capping layer sidewall portions, forming an interlayer insulation film on the capping layer sidewall portions and on the top electrode, removing a portion of the interlayer insulation film from the top electrode to form a contact hole through the interlayer insulation film, and forming a contact plug in the contact hole.

摘要翻译： 一种制造相变存储器件的方法包括在衬底上形成至少一个有源器件，形成与该至少一个有源器件电连接的底部电极，在底部电极上形成相变材料层和顶部电极，形成 在顶部电极的上表面上以及顶部电极和相变材料层的侧表面上的覆盖层，去除与顶部电极的上表面重叠的覆盖层的一部分以限定覆盖层侧壁部分，形成中间层 绝缘膜在顶盖电极上，从上电极去除一部分层间绝缘膜，以形成穿过层间绝缘膜的接触孔，并在接触孔中形成接触塞。

公开(公告)号：US20090011590A1

公开(公告)日：2009-01-08

申请号：US12136626

申请日：2008-06-10

申请人： Yong-Hwan RYU ,  Jun SEO ,  Eun-Young KANG ,  Jae-Seung HWANG ,  Sung-Un KWON

发明人： Yong-Hwan RYU ,  Jun SEO ,  Eun-Young KANG ,  Jae-Seung HWANG ,  Sung-Un KWON

IPC分类号： H01L21/4763

CPC分类号： H01L23/535 ,  H01L21/743 ,  H01L27/105 ,  H01L27/1052 ,  H01L27/11531 ,  H01L2924/0002 ,  H01L2924/00

摘要： A method of fabricating a semiconductor device in which a plurality of conductive lines having a fine pitch and a uniform thickness can be formed is provided. The method includes forming a plurality of first conductive patterns in a insulation layer as closed curves, forming a plurality of mask patterns on the insulation layer, the mask patterns exposing end portions of each of the first conductive patterns, and forming a plurality of second conductive patterns in the insulation layer as lines by removing the end portions of each of the first conductive patterns.

摘要翻译： 提供一种制造半导体器件的方法，其中可以形成具有细间距和均匀厚度的多条导线。 该方法包括在绝缘层中形成多个第一导电图案作为闭合曲线，在绝缘层上形成多个掩模图案，掩模图案暴露出每个第一导电图案的端部，并且形成多个第二导电 通过去除每个第一导电图案的端部，将绝缘层中的图案作为线。

公开(公告)号：US20080194108A1

公开(公告)日：2008-08-14

申请号：US11825272

申请日：2007-06-05

申请人： Hyun-chul Kim ,  Sung-il Cho ,  Jae-seung Hwang ,  Jun Sen ,  Yong-hyun Kwon

发明人： Hyun-chul Kim ,  Sung-il Cho ,  Jae-seung Hwang ,  Jun Sen ,  Yong-hyun Kwon

IPC分类号： H01L21/311

CPC分类号： H01L21/31144 ,  H01L21/0337 ,  H01L21/0338 ,  Y10S438/942 ,  Y10S438/946 ,  Y10S438/947

摘要： Provided is a method of manufacturing a semiconductor device using double patterning. The method includes: forming a first material layer pattern having recesses in a first direction on an object layer and a second material layer pattern formed on the first material layer pattern; selectively etching the second material layer pattern and the first material layer pattern in a direction perpendicular to the first direction to form an etching mask; and etching the object layer to form minute patterns.

摘要翻译： 提供了使用双重图案化制造半导体器件的方法。 该方法包括：在物体层上形成具有沿第一方向的凹陷的第一材料层图案和形成在第一材料层图案上的第二材料层图案; 在与第一方向垂直的方向上选择性蚀刻第二材料层图案和第一材料层图案以形成蚀刻掩模; 并蚀刻目标层以形成微小的图案。

公开(公告)号：US20080191288A1

公开(公告)日：2008-08-14

申请号：US12030118

申请日：2008-02-12

申请人： Yong-Hyun KWON ,  Jae-Seung HWANG ,  Jun SEO ,  Sung-Il CHO ,  Sang-Joon PARK ,  Eun-Young KANG ,  Hyun-Chul KIM ,  Jung-Hoon CHAE

发明人： Yong-Hyun KWON ,  Jae-Seung HWANG ,  Jun SEO ,  Sung-Il CHO ,  Sang-Joon PARK ,  Eun-Young KANG ,  Hyun-Chul KIM ,  Jung-Hoon CHAE

IPC分类号： H01L21/336

CPC分类号： H01L27/10894 ,  H01L27/10876 ,  H01L29/4236

摘要： In a semiconductor device including a transistor having an embedded gate, and methods of manufacturing the same, a substrate is divided into first and second regions. A gate trench is formed in the first region, a first gate structure partially fills the gate trench and a passivation layer pattern is provided inside the gate trench and positioned on the first gate structure. A first source/drain is provided adjacent to sidewalls of the first gate structure. A second gate structure is provided in the second region and has a silicon oxide layer, a conductive layer pattern and a metal silicide layer pattern stacked on the conductive layer pattern. A second source/drain is provided adjacent to sidewalls of the second gate structure. Defects due to formation of reactants may be reduced in a formation process of the above-described semiconductor device, improving reliability and operating characteristics.

摘要翻译： 在包括具有嵌入栅极的晶体管的半导体器件及其制造方法中，衬底被分成第一和第二区域。 栅极沟槽形成在第一区域中，第一栅极结构部分地填充栅极沟槽，并且钝化层图案设置在栅极沟槽内并且位于第一栅极结构上。 在第一栅极结构的侧壁附近提供第一源极/漏极。 第二栅极结构设置在第二区域中，并且具有堆叠在导电层图案上的氧化硅层，导电层图案和金属硅化物层图案。 在第二栅极结构的侧壁附近提供第二源极/漏极。 在上述半导体器件的形成过程中可能会减少由于反应物的形成而导致的缺陷，提高了可靠性和操作特性。

公开(公告)号：US20080113515A1

公开(公告)日：2008-05-15

申请号：US11874267

申请日：2007-10-18

申请人： Hyun-Chul Kim ,  Sung-Il Cho ,  Eun-Young Kang ,  Yong-Hyun Kwon ,  Jae-Seung Hwang

发明人： Hyun-Chul Kim ,  Sung-Il Cho ,  Eun-Young Kang ,  Yong-Hyun Kwon ,  Jae-Seung Hwang

IPC分类号： H01L21/302

CPC分类号： H01L21/3086 ,  H01L21/3088 ,  H01L21/823437 ,  H01L27/105 ,  H01L29/66621

摘要： A method of forming a semiconductor device is provided. The method includes preparing a semiconductor substrate to include a cell region and a peripheral region and forming a first mask layer on the semiconductor substrate. First hard mask patterns that are configured to expose the first mask layer are formed on the first mask layer in the cell region. A second mask layer that is configured to conformably cover the first hard mask patterns is formed. A second hard mask pattern is formed between the first hard mask patterns, wherein the second hard mask pattern is configured to contact a lateral surface of the second mask layer. The second mask layer interposed between the first hard mask patterns and the second hard mask pattern is removed. A plurality of trenches are etched in the semiconductor substrate of the cell region using the first hard mask patterns and the second hard mask pattern as a mask.

摘要翻译： 提供一种形成半导体器件的方法。 该方法包括制备半导体衬底以包括单元区域和外围区域，并在半导体衬底上形成第一掩模层。 配置为暴露第一掩模层的第一硬掩模图案形成在单元区域中的第一掩模层上。 形成被构造为顺应地覆盖第一硬掩模图案的第二掩模层。 在第一硬掩模图案之间形成第二硬掩模图案，其中第二硬掩模图案被配置为接触第二掩模层的侧表面。 插入在第一硬掩模图案和第二硬掩模图案之间的第二掩模层被去除。 使用第一硬掩模图案和第二硬掩模图案作为掩模，在单元区域的半导体衬底中蚀刻多个沟槽。

公开(公告)号：US07667221B2

公开(公告)日：2010-02-23

申请号：US11708323

申请日：2007-02-21

申请人： Jong-Heui Song ,  Yong-Sun Ko ,  Jae-Seung Hwang ,  Jun Seo

发明人： Jong-Heui Song ,  Yong-Sun Ko ,  Jae-Seung Hwang ,  Jun Seo

IPC分类号： H01L47/00

CPC分类号： H01L45/1233 ,  H01L45/06 ,  H01L45/126 ,  H01L45/143 ,  H01L45/144 ,  H01L45/148 ,  H01L45/1675 ,  Y10S438/90

摘要： In a phase change memory, an interlayer insulating layer is disposed on a substrate. A heater plug includes a lower portion disposed in a contact hole penetrating the interlayer insulating layer and an upper portion protruding upward over the top surface of the interlayer insulating layer. A phase change pattern is disposed on the interlayer insulating layer to cover the top surface and the side surface of the protruding portion of the heater plug. An insulating spacer is interposed between the phase change pattern and the side surface of the protruding portion of the heater plug. A capping electrode is disposed on the phase change pattern.

摘要翻译： 在相变存储器中，在基板上设置层间绝缘层。 加热器插头包括设置在穿过层间绝缘层的接触孔中的下部和在层间绝缘层的顶表面上方向上突出的上部。 相变图案设置在层间绝缘层上，以覆盖加热器插头的突出部分的顶表面和侧表面。 在相变图案和加热器插头的突出部分的侧表面之间插入绝缘间隔件。 封盖电极设置在相变图案上。

公开(公告)号：US07534704B2

公开(公告)日：2009-05-19

申请号：US11449839

申请日：2006-06-09

申请人： Jae-Kyu Ha ,  Jun Seo ,  Min-Chul Chae ,  Yong-Sun Ko ,  Young-Mi Lee ,  Jae-Seung Hwang

发明人： Jae-Kyu Ha ,  Jun Seo ,  Min-Chul Chae ,  Yong-Sun Ko ,  Young-Mi Lee ,  Jae-Seung Hwang

IPC分类号： H01L21/20

CPC分类号： H01L21/84 ,  H01L21/02381 ,  H01L21/0245 ,  H01L21/02532 ,  H01L21/0262 ,  H01L21/02639 ,  H01L21/02647 ,  H01L21/02667 ,  H01L21/76262 ,  H01L27/1203

摘要： In a thin layer structure and a method of forming the same, a first preliminary insulation pattern is formed on a substrate and includes a first opening exposing the substrate. One or more preliminary seed patterns including single crystalline silicon are formed in the first opening. A second insulation layer is formed on the first preliminary insulation pattern and the one or more preliminary seed patterns. A second insulation pattern, a first insulation pattern and one or more seed patterns are formed by etching the first and second insulation layers and the one or more preliminary seed patterns. The second insulation pattern includes a second opening having a flat bottom portion. A single crystalline silicon pattern is formed in the second opening, wherein a central thickness of the single crystalline silicon pattern is substantially identical to a peripheral thickness thereof, thereby reducing or preventing a thinning defect in a semiconductor device.

摘要翻译： 在薄层结构及其形成方法中，在基板上形成第一预备绝缘图案，并且包括暴露基板的第一开口。 在第一开口中形成包括单晶硅的一种或多种初步种子图案。 在第一预备绝缘图案和一个或多个初步种子图案上形成第二绝缘层。 通过蚀刻第一和第二绝缘层和一个或多个初步种子图案来形成第二绝缘图案，第一绝缘图案和一个或多个种子图案。 第二绝缘图案包括具有平坦底部的第二开口。 在第二开口中形成单晶硅图案，其中单晶硅图案的中心厚度与其周边厚度基本相同，从而减少或防止半导体器件中的变薄缺陷。

公开(公告)号：US07531450B2

公开(公告)日：2009-05-12

申请号：US11759788

申请日：2007-06-07

申请人： Yun-Seung Kang ,  Jun Seo ,  Min-Chul Chae ,  Jae-Seung Hwang ,  Sung-Un Kwon ,  Woo-Jin Cho

发明人： Yun-Seung Kang ,  Jun Seo ,  Min-Chul Chae ,  Jae-Seung Hwang ,  Sung-Un Kwon ,  Woo-Jin Cho

IPC分类号： H01L21/44

CPC分类号： H01L27/11551 ,  H01L21/31144 ,  H01L21/743 ,  H01L27/0688 ,  H01L27/11526

摘要： Provided is a method of fabricating a semiconductor device having a contact hole with a high aspect-ratio. The method includes: sequentially forming a lower pattern and an upper layer on a semiconductor substrate; sequentially forming a lower mask layer and an upper mask layer on the upper layer; sequentially patterning the lower and upper mask layers to form a hole exposing a top surface of the upper layer on the lower pattern; using the upper mask layer as an etching mask to anisotropically etch the exposed top surface to form an upper contact hole exposing a top surface of the lower pattern; and using the lower mask layer as an etching mask to anisotropically etch the exposed lower pattern to form a lower contact hole in the lower pattern, the lower contact hole extending from the upper contact hole.

摘要翻译： 提供一种制造具有高纵横比的接触孔的半导体器件的方法。 该方法包括：在半导体衬底上依次形成下图案和上层; 在上层依次形成下掩模层和上掩模层; 顺序地图案化上下掩模层以形成暴露下图案上的上层的顶表面的孔; 使用上掩模层作为蚀刻掩模以各向异性地蚀刻暴露的顶表面以形成暴露下图案的顶表面的上接触孔; 并且使用下掩模层作为蚀刻掩模来各向异性蚀刻暴露的下图案以在下图案中形成下接触孔，下接触孔从上接触孔延伸。

公开(公告)号：US07452773B2

公开(公告)日：2008-11-18

申请号：US11449848

申请日：2006-06-09

申请人： Sung-Un Kwon ,  Yong-Sun Ko ,  Jae-Seung Hwang

发明人： Sung-Un Kwon ,  Yong-Sun Ko ,  Jae-Seung Hwang

IPC分类号： H01L21/336

CPC分类号： H01L27/105 ,  H01L27/11526 ,  H01L27/11534 ,  H01L29/66825

摘要： In a method of manufacturing a flash memory device, an insulation layer pattern is formed on a substrate having cell and peripheral regions. Trenches formed in the substrate are converted into trench structures. A tunnel oxide layer is formed on the substrate. A space between the trench structures is filled with a first conductive layer. The trench structures are removed to form trench isolation structures and to convert the first conductive layer into a first conductive layer pattern. A dielectric layer is formed on the first conductive layer patterns and the trench isolation structures. An insulation layer is formed on the substrate in the peripheral region. A third conductive layer is formed on the second conductive layer, the insulation layer and the trench isolation layers. First and second gate structures are formed in the cell region and the peripheral region, respectively.

摘要翻译： 在制造闪速存储器件的方法中，在具有单元和外围区域的衬底上形成绝缘层图案。 在衬底中形成的沟槽被转换为沟槽结构。 在衬底上形成隧道氧化物层。 沟槽结构之间的空间填充有第一导电层。 去除沟槽结构以形成沟槽隔离结构并将第一导电层转换成第一导电层图案。 在第一导电层图案和沟槽隔离结构上形成介电层。 在周边区域的基板上形成绝缘层。 在第二导电层，绝缘层和沟槽隔离层上形成第三导电层。 分别在单元区域和外围区域中形成第一和第二栅极结构。