公开(公告)号：US07089133B1

公开(公告)日：2006-08-08

申请号：US10942523

申请日：2004-09-15

申请人： Timothy Williams ,  Harold Kutz ,  Eric Blom ,  Warren Snyder

发明人： Timothy Williams ,  Harold Kutz ,  Eric Blom ,  Warren Snyder

IPC分类号： G06F19/00 ,  G06F1/24

CPC分类号： G06F1/24

摘要： A method and circuit provide a system level reset function for an electronic device. An initial reset function is provided under a low voltage condition of supply voltage, such as occur upon first energizing the electronic device. A tunable reset function is also provided, which can first be asserted at a voltage level setting less precise than that setting becomes upon tuning. Further, a boot-up reset function is provided, which provides its reset function at a voltage level setting that is set according to a calibration. Calibration can be based on data stored in a non-volatile memory, and can involve a checksum operation. The electronic device, a microcontroller for instance, is held in a reset state with any of the initial, tunable, and boot-up reset functions.

摘要翻译： 方法和电路为电子设备提供系统级复位功能。 在电源电压的低电压条件下提供初始复位功能，例如在电子设备首次通电时发生。 还提供了可调谐复位功能，其可以首先在比调谐时设置的精度低的电压电平设置下被断言。 此外，提供启动复位功能，其提供其按照校准设置的电压电平设置的复位功能。 校准可以基于存储在非易失性存储器中的数据，并且可以涉及校验和操作。 例如，电子设备（例如微控制器）被保持在具有任何初始，可调谐和启动复位功能的复位状态。

公开(公告)号：US06854067B1

公开(公告)日：2005-02-08

申请号：US09887923

申请日：2001-06-22

申请人： Harold Kutz ,  Warren Snyder

发明人： Harold Kutz ,  Warren Snyder

IPC分类号： G06F1/24 ,  G06F1/26 ,  G06F1/32

CPC分类号： G06F1/24 ,  G06F1/26

摘要： A method and system dynamically controlling microcontroller power. In one embodiment, the method and system configures a microcontroller power state, senses its condition, and determines its suitability status, communicates that status between a POR circuit and a processor, controls certain microcontroller functions accordingly, and dynamically programs power related functions. This is enabled, in one embodiment, by dynamic interaction between the POR circuit and the processor. Microcontroller power status is ascertained, and a corresponding optimal power state determined. Optimal values for programmable independent multiples of a supply voltage is programmatically calculated and set, dynamically adjusting microcontroller power states. In one embodiment, the optimal values are communicated to a scaler in the POR circuit by the processor, and registered within a multiplexer/register matrix within the scaler. The processor commands the matrix to change programmable independent multiples of supply voltage to correspond with the optimal values, and monitors corresponding action and power status.

摘要翻译： 一种方法和系统动态控制微控制器的电源。 在一个实施例中，该方法和系统配置微控制器电源状态，感测其状态并确定其适用性状态，在POR电路和处理器之间传送该状态，相应地控制某些微控制器功能，并且动态地编程功率相关功能。 在一个实施例中，通过POR电路和处理器之间的动态交互来实现这一点。 确定微控制器电源状态，并确定相应的最佳功率状态。 通过编程计算和设置电源电压可编程独立倍数的最佳值，动态调整微控制器的电源状态。 在一个实施例中，最佳值由处理器传送到POR电路中的缩放器，并且被记录在缩放器内的多路复用器/寄存器矩阵内。 处理器命令矩阵改变电源电压的可编程独立倍数以对应于最佳值，并监视相应的动作和电源状态。

公开(公告)号：US08598908B1

公开(公告)日：2013-12-03

申请号：US12772948

申请日：2010-05-03

申请人： Bert Sullam ,  Warren Snyder

发明人： Bert Sullam ,  Warren Snyder

IPC分类号： H01L25/00

CPC分类号： G06F13/385

摘要： A method and apparatus to provide random access to a programmable logic register. A processing device in a programmable logic system retrieves data from a memory of the programmable logic system. The data is loaded into a configuration register configured to store configuration data for a programmable logic function over a system bus. The processing device programs a programmable logic block to implement the programmable logic function based on the configuration data, where the processing device is configured to access a first configuration register in the configuration register set, the first configuration register corresponding to a first programmable logic block in the programmable logic system, without affecting a second configuration register corresponding to a second programmable logic block.

摘要翻译： 提供对可编程逻辑寄存器的随机存取的方法和装置。 可编程逻辑系统中的处理装置从可编程逻辑系统的存储器检索数据。 数据被加载到配置寄存器中，配置寄存器被配置为通过系统总线存储可编程逻辑功能的配置数据。 处理装置编程可编程逻辑块以基于配置数据实现可编程逻辑功能，其中处理装置被配置为访问配置寄存器组中的第一配置寄存器，第一配置寄存器对应于第一可编程逻辑块 可编程逻辑系统，而不影响对应于第二可编程逻辑块的第二配置寄存器。

公开(公告)号：US08476928B1

公开(公告)日：2013-07-02

申请号：US13197624

申请日：2011-08-03

申请人： Bert Sullam ,  Warren Snyder ,  Haneef Mohammed

发明人： Bert Sullam ,  Warren Snyder ,  Haneef Mohammed

IPC分类号： H01L25/00 ,  H03K19/177

CPC分类号： H03K19/17744 ,  H03K19/173 ,  H03K19/177 ,  H03K19/17704 ,  H03K19/1776

摘要： Different functional elements are all located on a same integrated circuit wherein at least one of the functional elements comprises a micro-controller. Configuration registers or configuration memory in the integrated circuit store configuration values loaded by the micro-controller. Connectors are configured to connect the integrated circuit to external signals A system level interconnect also located in the integrated circuit programmably connects together the different functional elements and different connectors according to the configuration values loaded into the configuration registers.

摘要翻译： 不同的功能元件都位于相同的集成电路中，其中至少一个功能元件包括微控制器。 集成电路中的配置寄存器或配置存储器存储由微控制器加载的配置值。 连接器被配置为将集成电路连接到外部信号。还集成电路中的系统级互连可根据加载到配置寄存器中的配置值可编程地将不同功能元件和不同连接器连接在一起。

公开(公告)号：US08316158B1

公开(公告)日：2012-11-20

申请号：US11904644

申请日：2007-09-28

申请人： David Wright ,  Warren Snyder

发明人： David Wright ,  Warren Snyder

IPC分类号： G06F3/00

CPC分类号： G06F13/24 ,  G05F1/46 ,  G06F1/24 ,  H01L2924/0002 ,  H02M1/08 ,  H03K17/22 ,  H03L5/02 ,  Y02D10/14 ,  H01L2924/00

摘要： Methods and a system of configuring a programmable device using a DMA controller are disclosed. In one embodiment, a method includes generating a direct memory access (DMA) request to a direct memory access (DMA) controller in response to a reset of the programmable device. The method further includes automatically loading configuration data of the programmable device to configuration registers of the programmable device using the DMA controller.

摘要翻译： 公开了使用DMA控制器配置可编程设备的方法和系统。 在一个实施例中，一种方法包括响应于可编程设备的复位而向直接存储器访问（DMA）控制器生成直接存储器访问（DMA）请求。 该方法还包括使用DMA控制器将可编程设备的配置数据自动加载到可编程设备的配置寄存器。

公开(公告)号：US08089383B2

公开(公告)日：2012-01-03

申请号：US12748085

申请日：2010-03-26

申请人： Timothy J. Williams ,  James H. Shutt ,  Warren Snyder ,  Dennis Seguine

发明人： Timothy J. Williams ,  James H. Shutt ,  Warren Snyder ,  Dennis Seguine

IPC分类号： H03M1/66

CPC分类号： H03M1/005 ,  H03M1/742

摘要： A multi-mode digital-to-analog converter (DAC) configured to operate in a plurality of modes.

摘要翻译： 一种被配置为以多种模式操作的多模式数模转换器（DAC）。

公开(公告)号：US07737724B2

公开(公告)日：2010-06-15

申请号：US11965291

申请日：2007-12-27

申请人： Warren Snyder ,  Bert Sullam ,  Haneef Mohammed

发明人： Warren Snyder ,  Bert Sullam ,  Haneef Mohammed

IPC分类号： H01L25/00 ,  H03K19/177

CPC分类号： G06F13/28 ,  G06F13/4009 ,  H03K19/177

摘要： A programmable routing scheme provides improved connectivity both between Universal Digital Blocks (UDBs) and between the UDBs and other micro-controller elements, peripherals and external Inputs and Outputs (I/Os) in the same Integrated Circuit (IC). The routing scheme increases the number of functions, flexibility, and the overall routing efficiency for programmable architectures. The UDBs can be grouped in pairs and share associated horizontal routing channels. Bidirectional horizontal and vertical segmentation elements extend routing both horizontally and vertically between different UDB pairs and to the other peripherals and I/O.

摘要翻译： 可编程路由方案提供通用数字模块（UDB）之间以及UDB与其他微控制器元件，外设和同一集成电路（IC）中的外部输入和输出（I / O）之间的改进连接。 路由方案增加了可编程架构的功能数量，灵活性和总体布线效率。 UDB可以成对分组并共享相关的水平路由信道。 双向水平和垂直分割元素在不同的UDB对之间和其他外设和I / O之间水平和垂直扩展路由。

公开(公告)号：US20080294806A1

公开(公告)日：2008-11-27

申请号：US12060176

申请日：2008-03-31

申请人： Scott Allen Swindle ,  Warren Snyder ,  Drew Marshall Harrington

发明人： Scott Allen Swindle ,  Warren Snyder ,  Drew Marshall Harrington

IPC分类号： G06F13/16 ,  G06F13/362

CPC分类号： G06F13/4031 ,  G06F13/28 ,  Y02D10/14 ,  Y02D10/151

摘要： A Programmable System on a Chip Hub (PHUB) is configured to enable master processing elements within the PHUB to simultaneously access peripherals on different busses. The master processing elements include a Central Processing Unit (CPU) interface configured to decode addresses received from a CPU and configure the PHUB to connect signaling from the CPU to one of the multiple busses associated with the address. A second one of the master processing elements is a Direct Memory Access Controller (DMAC) source engine configured to conduct Direct Memory Access (DMA) reads. A third one of the master processing elements is a DMAC destination engine configured to conduct DMA writes independently of the CPU interface.

摘要翻译： 芯片集线器（PHUB）上的可编程系统被配置为使PHUB内的主处理元件能够同时访问不同总线上的外围设备。 主处理单元包括中央处理单元（CPU）接口，其被配置为对从CPU接收的地址进行解码，并配置PHUB以将来自CPU的信号连接到与地址相关联的多个总线中的一个。 主处理元件中的第二个是配置为进行直接存储器访问（DMA）读取的直接存储器访问控制器（DMAC）源引擎。 主处理元件中的第三个是配置为独立于CPU接口进行DMA写入的DMAC目标引擎。

公开(公告)号：US06971004B1

公开(公告)日：2005-11-29

申请号：US09989817

申请日：2001-11-19

申请人： Matthew A. Pleis ,  Kenneth Y. Ogami ,  Warren Snyder

发明人： Matthew A. Pleis ,  Kenneth Y. Ogami ,  Warren Snyder

IPC分类号： G06F13/00 ,  G06F15/78

CPC分类号： G06F15/7867

摘要： The present invention system and method enables dynamic reconfiguration of an electronic device in a convenient and efficient manner. In one embodiment, the electronic device includes a microprocessor, a plurality of internal peripherals, an interconnecting component, an external coupling port, and a memory for storing instructions. The plurality of internal peripherals, the interconnecting component and the external coupling port are programmably configurable to perform a variety of functions. The memory stores a plurality of configuration images that define the configuration and functionality of the plurality of internal peripherals, the interconnecting component and the external coupling port. The instructions stored by the memory facilitate dynamic reconfiguration of the electronic device. Based upon the existence of a predetermined condition, the electronic device is automatically reconfigured by activating different configuration images.

摘要翻译： 本发明的系统和方法能够以方便和有效的方式动态地重新配置电子设备。 在一个实施例中，电子设备包括微处理器，多个内部外围设备，互连部件，外部耦合端口以及用于存储指令的存储器。 多个内部外围设备，互连组件和外部耦合端口可编程地配置为执行各种功能。 存储器存储限定多个内部外围设备，互连组件和外部耦合端口的配置和功能的多个配置图像。 由存储器存储的指令有利于电子设备的动态重新配置。 基于预定条件的存在，通过激活不同的配置图像来自动重新配置电子设备。

公开(公告)号：US06957242B1

公开(公告)日：2005-10-18

申请号：US09923461

申请日：2001-08-06

申请人： Warren Snyder

发明人： Warren Snyder

IPC分类号： G06F7/38 ,  G06F7/544 ,  G06F7/57

CPC分类号： G06F7/5443 ,  G06F7/57

摘要： A noninterfering multiply-MAC (multiply accumulate) circuit is described. The circuit is operational to perform a MAC (multiply accumulate) operation and to perform a multiply operation without interfering with the accumulate value of the MAC operation. The circuit includes a first register, a second register, a multiplier circuit, and an accumulate circuit. The first register is addressable using either a primary first address or an alias first address. Moreover, the second register is addressable using either a primary second address or an alias second address. The multiplier circuit performs a multiply operation to generate a product value based on the data in the first and second registers after a write operation to either the first register or the second register. The accumulate circuit performs an accumulate operation to generate an accumulate value if either the alias first address or the alias second address is used in the write operation.

摘要翻译： 描述了非干扰乘法MAC（乘法累加）电路。 该电路可操作以执行MAC（乘法累加）操作并执行乘法运算，而不会干扰MAC运算的累积值。 电路包括第一寄存器，第二寄存器，乘法器电路和累加电路。 第一个寄存器可使用主要的第一个地址或别名的第一个地址寻址。 此外，第二寄存器可使用主要第二地址或别名第二地址寻址。 乘法器电路执行乘法运算以在对第一寄存器或第二寄存器的写操作之后基于第一和第二寄存器中的数据产生乘积值。 如果在写操作中使用别名第一地址或别名第二地址，则累加电路执行累加操作以产生累加值。