利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

75 条记录 (耗时 0.042 秒)

    System and method of dynamically reconfiguring a programmable integrated circuit
    1.
    发明授权
    System and method of dynamically reconfiguring a programmable integrated circuit 有权
    动态重构可编程集成电路的系统和方法

    公开(公告)号：US06971004B1

    公开(公告)日：2005-11-29

    申请号：US09989817

    申请日：2001-11-19

    申请人： Matthew A. Pleis ,  Kenneth Y. Ogami ,  Warren Snyder

    发明人： Matthew A. Pleis ,  Kenneth Y. Ogami ,  Warren Snyder

    IPC分类号： G06F13/00 ,  G06F15/78

    CPC分类号： G06F15/7867

    摘要： The present invention system and method enables dynamic reconfiguration of an electronic device in a convenient and efficient manner. In one embodiment, the electronic device includes a microprocessor, a plurality of internal peripherals, an interconnecting component, an external coupling port, and a memory for storing instructions. The plurality of internal peripherals, the interconnecting component and the external coupling port are programmably configurable to perform a variety of functions. The memory stores a plurality of configuration images that define the configuration and functionality of the plurality of internal peripherals, the interconnecting component and the external coupling port. The instructions stored by the memory facilitate dynamic reconfiguration of the electronic device. Based upon the existence of a predetermined condition, the electronic device is automatically reconfigured by activating different configuration images.

    摘要翻译： 本发明的系统和方法能够以方便和有效的方式动态地重新配置电子设备。 在一个实施例中，电子设备包括微处理器，多个内部外围设备，互连部件，外部耦合端口以及用于存储指令的存储器。 多个内部外围设备，互连组件和外部耦合端口可编程地配置为执行各种功能。 存储器存储限定多个内部外围设备，互连组件和外部耦合端口的配置和功能的多个配置图像。 由存储器存储的指令有利于电子设备的动态重新配置。 基于预定条件的存在，通过激活不同的配置图像来自动重新配置电子设备。

    Built in system bus interface for random access to programmable logic registers
    3.
    发明授权
    Built in system bus interface for random access to programmable logic registers 有权
    内置系统总线接口，用于随机访问可编程逻辑寄存器

    公开(公告)号：US08598908B1

    公开(公告)日：2013-12-03

    申请号：US12772948

    申请日：2010-05-03

    申请人： Bert Sullam ,  Warren Snyder

    发明人： Bert Sullam ,  Warren Snyder

    IPC分类号： H01L25/00

    CPC分类号： G06F13/385

    摘要： A method and apparatus to provide random access to a programmable logic register. A processing device in a programmable logic system retrieves data from a memory of the programmable logic system. The data is loaded into a configuration register configured to store configuration data for a programmable logic function over a system bus. The processing device programs a programmable logic block to implement the programmable logic function based on the configuration data, where the processing device is configured to access a first configuration register in the configuration register set, the first configuration register corresponding to a first programmable logic block in the programmable logic system, without affecting a second configuration register corresponding to a second programmable logic block.

    摘要翻译： 提供对可编程逻辑寄存器的随机存取的方法和装置。 可编程逻辑系统中的处理装置从可编程逻辑系统的存储器检索数据。 数据被加载到配置寄存器中，配置寄存器被配置为通过系统总线存储可编程逻辑功能的配置数据。 处理装置编程可编程逻辑块以基于配置数据实现可编程逻辑功能，其中处理装置被配置为访问配置寄存器组中的第一配置寄存器，第一配置寄存器对应于第一可编程逻辑块 可编程逻辑系统，而不影响对应于第二可编程逻辑块的第二配置寄存器。

    System level interconnect with programmable switching
    4.
    发明授权
    System level interconnect with programmable switching 有权
    系统级互连与可编程切换

    公开(公告)号：US08476928B1

    公开(公告)日：2013-07-02

    申请号：US13197624

    申请日：2011-08-03

    申请人： Bert Sullam ,  Warren Snyder ,  Haneef Mohammed

    发明人： Bert Sullam ,  Warren Snyder ,  Haneef Mohammed

    IPC分类号： H01L25/00 ,  H03K19/177

    CPC分类号： H03K19/17744 ,  H03K19/173 ,  H03K19/177 ,  H03K19/17704 ,  H03K19/1776

    摘要： Different functional elements are all located on a same integrated circuit wherein at least one of the functional elements comprises a micro-controller. Configuration registers or configuration memory in the integrated circuit store configuration values loaded by the micro-controller. Connectors are configured to connect the integrated circuit to external signals A system level interconnect also located in the integrated circuit programmably connects together the different functional elements and different connectors according to the configuration values loaded into the configuration registers.

    摘要翻译： 不同的功能元件都位于相同的集成电路中，其中至少一个功能元件包括微控制器。 集成电路中的配置寄存器或配置存储器存储由微控制器加载的配置值。 连接器被配置为将集成电路连接到外部信号。还集成电路中的系统级互连可根据加载到配置寄存器中的配置值可编程地将不同功能元件和不同连接器连接在一起。

    Configuration of programmable device using a DMA controller
    5.
    发明授权
    Configuration of programmable device using a DMA controller 有权
    使用DMA控制器配置可编程器件

    公开(公告)号：US08316158B1

    公开(公告)日：2012-11-20

    申请号：US11904644

    申请日：2007-09-28

    申请人： David Wright ,  Warren Snyder

    发明人： David Wright ,  Warren Snyder

    IPC分类号： G06F3/00

    CPC分类号： G06F13/24 ,  G05F1/46 ,  G06F1/24 ,  H01L2924/0002 ,  H02M1/08 ,  H03K17/22 ,  H03L5/02 ,  Y02D10/14 ,  H01L2924/00

    摘要： Methods and a system of configuring a programmable device using a DMA controller are disclosed. In one embodiment, a method includes generating a direct memory access (DMA) request to a direct memory access (DMA) controller in response to a reset of the programmable device. The method further includes automatically loading configuration data of the programmable device to configuration registers of the programmable device using the DMA controller.

    摘要翻译： 公开了使用DMA控制器配置可编程设备的方法和系统。 在一个实施例中，一种方法包括响应于可编程设备的复位而向直接存储器访问（DMA）控制器生成直接存储器访问（DMA）请求。 该方法还包括使用DMA控制器将可编程设备的配置数据自动加载到可编程设备的配置寄存器。

    Device with reconfigurable continuous and discrete time functionality
    6.
    发明授权
    Device with reconfigurable continuous and discrete time functionality 有权
    具有可重构连续和离散时间功能的设备

    公开(公告)号：US08111097B1

    公开(公告)日：2012-02-07

    申请号：US12762207

    申请日：2010-04-16

    申请人： Harold Kutz ,  Warren Snyder ,  Monte Mar ,  Dennis Seguine ,  Gajender Rohilla ,  Eashwar Thiagarajan

    发明人： Harold Kutz ,  Warren Snyder ,  Monte Mar ,  Dennis Seguine ,  Gajender Rohilla ,  Eashwar Thiagarajan

    IPC分类号： H04B1/60

    CPC分类号： H03K25/04

    摘要： A programmable system includes a programmable analog device including an operational amplifier to generate an output voltage based on input voltages at terminals of the operational amplifier. The programmable system also includes a system controller to direct the programmable analog device to reconfigure analog circuitry providing the input voltages to the operational amplifier. The reconfiguration of the analog circuitry allows the programmable analog device to implement discrete-time or continuous-time functions.

    摘要翻译： 可编程系统包括可编程模拟装置，其包括运算放大器，以基于运算放大器端子处的输入电压产生输出电压。 可编程系统还包括系统控制器，用于引导可编程模拟装置重新配置向运算放大器提供输入电压的模拟电路。 模拟电路的重新配置允许可编程模拟设备实现离散时间或连续时间功能。

    Universal digital block interconnection and channel routing
    8.
    发明授权
    Universal digital block interconnection and channel routing 有权
    通用数字块互连和通道路由

    公开(公告)号：US07737724B2

    公开(公告)日：2010-06-15

    申请号：US11965291

    申请日：2007-12-27

    申请人： Warren Snyder ,  Bert Sullam ,  Haneef Mohammed

    发明人： Warren Snyder ,  Bert Sullam ,  Haneef Mohammed

    IPC分类号： H01L25/00 ,  H03K19/177

    CPC分类号： G06F13/28 ,  G06F13/4009 ,  H03K19/177

    摘要： A programmable routing scheme provides improved connectivity both between Universal Digital Blocks (UDBs) and between the UDBs and other micro-controller elements, peripherals and external Inputs and Outputs (I/Os) in the same Integrated Circuit (IC). The routing scheme increases the number of functions, flexibility, and the overall routing efficiency for programmable architectures. The UDBs can be grouped in pairs and share associated horizontal routing channels. Bidirectional horizontal and vertical segmentation elements extend routing both horizontally and vertically between different UDB pairs and to the other peripherals and I/O.

    摘要翻译： 可编程路由方案提供通用数字模块（UDB）之间以及UDB与其他微控制器元件，外设和同一集成电路（IC）中的外部输入和输出（I / O）之间的改进连接。 路由方案增加了可编程架构的功能数量，灵活性和总体布线效率。 UDB可以成对分组并共享相关的水平路由信道。 双向水平和垂直分割元素在不同的UDB对之间和其他外设和I / O之间水平和垂直扩展路由。

    PROGRAMMABLE FLOATING GATE REFERENCE
    9.
    发明申请
    PROGRAMMABLE FLOATING GATE REFERENCE 有权
    可编程浮动栅参考

    公开(公告)号：US20080315847A1

    公开(公告)日：2008-12-25

    申请号：US12104678

    申请日：2008-04-17

    申请人： Harold Kutz ,  Warren Snyder ,  Thurman J. Rodgers

    发明人： Harold Kutz ,  Warren Snyder ,  Thurman J. Rodgers

    IPC分类号： G05F1/10

    CPC分类号： G11C5/145

    摘要： A system includes a controllable voltage generator to generate a power supply voltage. The system also includes a system controller to determine a voltage level associated with the power supply voltage, and prompt the controllable voltage generator to generate the power supply voltage. The system includes a floating gate reference device to generate an absolute voltage reference based, at least in part, on the voltage level associated with the power supply voltage. The system can also include analog circuitry to perform one or more electrical operations responsive to the absolute voltage reference from the floating gate reference device.

    摘要翻译： 系统包括可产生电源电压的可控电压发生器。 该系统还包括一个系统控制器，用于确定与电源电压相关联的电压电平，并提示可控电压发生器产生电源电压。 该系统包括浮动栅极参考装置，用于至少部分地基于与电源电压相关联的电压电平来产生绝对电压基准。 该系统还可以包括模拟电路，以响应于来自浮动栅极参考装置的绝对电压基准来执行一个或多个电气操作。

    PROGRAMMABLE SYSTEM-ON-CHIP HUB
    10.
    发明申请
    PROGRAMMABLE SYSTEM-ON-CHIP HUB 有权
    可编程系统在线芯片

    公开(公告)号：US20080294806A1

    公开(公告)日：2008-11-27

    申请号：US12060176

    申请日：2008-03-31

    申请人： Scott Allen Swindle ,  Warren Snyder ,  Drew Marshall Harrington

    发明人： Scott Allen Swindle ,  Warren Snyder ,  Drew Marshall Harrington

    IPC分类号： G06F13/16 ,  G06F13/362

    CPC分类号： G06F13/4031 ,  G06F13/28 ,  Y02D10/14 ,  Y02D10/151

    摘要： A Programmable System on a Chip Hub (PHUB) is configured to enable master processing elements within the PHUB to simultaneously access peripherals on different busses. The master processing elements include a Central Processing Unit (CPU) interface configured to decode addresses received from a CPU and configure the PHUB to connect signaling from the CPU to one of the multiple busses associated with the address. A second one of the master processing elements is a Direct Memory Access Controller (DMAC) source engine configured to conduct Direct Memory Access (DMA) reads. A third one of the master processing elements is a DMAC destination engine configured to conduct DMA writes independently of the CPU interface.

    摘要翻译： 芯片集线器（PHUB）上的可编程系统被配置为使PHUB内的主处理元件能够同时访问不同总线上的外围设备。 主处理单元包括中央处理单元（CPU）接口，其被配置为对从CPU接收的地址进行解码，并配置PHUB以将来自CPU的信号连接到与地址相关联的多个总线中的一个。 主处理元件中的第二个是配置为进行直接存储器访问（DMA）读取的直接存储器访问控制器（DMAC）源引擎。 主处理元件中的第三个是配置为独立于CPU接口进行DMA写入的DMAC目标引擎。