公开(公告)号：US08183096B2

公开(公告)日：2012-05-22

申请号：US12507879

申请日：2009-07-23

申请人： Frank Wirbeleit

发明人： Frank Wirbeleit

IPC分类号： H01L21/335 ,  H01L21/8232

CPC分类号： H01L27/11 ,  H01L21/76895 ,  H01L27/1104 ,  H01L29/0623 ,  H01L29/105 ,  H01L29/7833

摘要： A static RAM cell may be formed on the basis of two double channel transistors and a select transistor, wherein a body contact may be positioned laterally between the two double channel transistors in the form of a dummy gate electrode structure, while a further rectangular contact may connect the gate electrodes, the source regions and the body contact, thereby establishing a conductive path to the body regions of the transistors. Hence, compared to conventional body contacts, a very space-efficient configuration may be established so that bit density in static RAM cells may be significantly increased.

摘要翻译： 可以基于两个双沟道晶体管和选择晶体管形成静态RAM单元，其中主体接触可以以虚拟栅极电极结构的形式横向定位在两个双沟道晶体管之间，而另外的矩形接触可以 连接栅电极，源区和体接触，从而建立到晶体管的体区的导电路径。 因此，与常规身体接触相比，可以建立非常空间有效的配置，使得静态RAM单元中的位密度可以显着增加。

公开(公告)号：US20110080772A1

公开(公告)日：2011-04-07

申请号：US12956291

申请日：2010-11-30

申请人： Frank Wirbeleit

发明人： Frank Wirbeleit

IPC分类号： G11C11/412

CPC分类号： H01L27/11 ,  H01L29/7841

摘要： By forming a non-oxidizable liner in an isolation trench and selectively modifying the liner within the isolation trench, the stress characteristics of the isolation trench may be adjusted. In one embodiment, a high compressive stress may be obtained by treating the liner with an ion bombardment and subsequently exposing the device to an oxidizing ambient at elevated temperatures, thereby incorporating silicon dioxide into the non-oxidizable material. Hence, an increased compressive stress may be generated within the non-oxidizable layer.

摘要翻译： 通过在隔离沟槽中形成不可氧化的衬垫并且选择性地修改隔离沟槽内的衬垫，可以调节隔离沟槽的应力特性。 在一个实施例中，可以通过用离子轰击处理衬垫并随后在升高的温度下将器件暴露于氧化环境，从而将二氧化硅掺入到不可氧化的材料中，可获得高的压缩应力。 因此，可以在非可氧化层内产生增加的压应力。

公开(公告)号：US20100052069A1

公开(公告)日：2010-03-04

申请号：US12507879

申请日：2009-07-23

申请人： Frank Wirbeleit

发明人： Frank Wirbeleit

IPC分类号： H01L27/092 ,  H01L21/8238

CPC分类号： H01L27/11 ,  H01L21/76895 ,  H01L27/1104 ,  H01L29/0623 ,  H01L29/105 ,  H01L29/7833

摘要： A static RAM cell may be formed on the basis of two double channel transistors and a select transistor, wherein a body contact may be positioned laterally between the two double channel transistors in the form of a dummy gate electrode structure, while a further rectangular contact may connect the gate electrodes, the source regions and the body contact, thereby establishing a conductive path to the body regions of the transistors. Hence, compared to conventional body contacts, a very space-efficient configuration may be established so that bit density in static RAM cells may be significantly increased.

摘要翻译： 可以基于两个双沟道晶体管和选择晶体管形成静态RAM单元，其中主体接触可以以虚拟栅极电极结构的形式横向定位在两个双沟道晶体管之间，而另外的矩形接触可以 连接栅电极，源区和体接触，从而建立到晶体管的体区的导电路径。 因此，与常规身体接触相比，可以建立非常空间有效的配置，使得静态RAM单元中的位密度可以显着增加。

公开(公告)号：US20090236667A1

公开(公告)日：2009-09-24

申请号：US12419500

申请日：2009-04-07

申请人： Christoph Schwan ,  Joe Bloomquist ,  Peter Javorka ,  Manfred Horstmann ,  Sven Beyer ,  Markus Forsberg ,  Frank Wirbeleit ,  Karla Romero

发明人： Christoph Schwan ,  Joe Bloomquist ,  Peter Javorka ,  Manfred Horstmann ,  Sven Beyer ,  Markus Forsberg ,  Frank Wirbeleit ,  Karla Romero

IPC分类号： H01L27/088

CPC分类号： H01L21/823878 ,  H01L21/76229 ,  H01L21/823807 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

摘要： By forming isolation trenches of different types of intrinsic stress on the basis of separate process sequences, the strain characteristics of adjacent active semiconductor regions may be adjusted so as to obtain overall device performance. For example, highly stressed dielectric fill material including compressive and tensile stress may be appropriately provided in the respective isolation trenches in order to correspondingly adapt the charge carrier mobility of respective channel regions.

摘要翻译： 通过基于分离的工艺顺序形成不同类型的固有应力的隔离沟槽，可以调节相邻有源半导体区域的应变特性以获得整体器件性能。 例如，可以在相应的隔离沟槽中适当地提供包括压缩和拉伸应力的高应力电介质填充材料，以便相应地适应各个沟道区的电荷载流子迁移率。

公开(公告)号：US20090197381A1

公开(公告)日：2009-08-06

申请号：US12179116

申请日：2008-07-24

申请人： Markus Lenski ,  Frank Wirbeleit ,  Anthony Mowry

发明人： Markus Lenski ,  Frank Wirbeleit ,  Anthony Mowry

IPC分类号： H01L21/8236

CPC分类号： H01L21/823807 ,  H01L21/823864 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/7847

摘要： A selective stress memorization technique is disclosed in which the creation of tensile strain may be accomplished without additional photolithography steps by using an implantation mask or any other mask required during a standard manufacturing flow, or by providing a patterned cap layer for a strained re-crystallization of respective drain and source areas. In still other aspects, additional anneal steps may be used for selectively creating a crystalline state and a non-crystalline state prior to the re-crystallization on the basis of a cap layer. Thus, enhanced strain may be obtained in one type of transistor while not substantially negatively affecting the other type of transistor without requiring additional photolithography steps.

摘要翻译： 公开了选择性应力记忆技术，其中通过使用注入掩模或在标准制造流程期间所需的任何其它掩模，或通过提供用于应变重结晶的图案化盖层，可以在没有附加光刻步骤的情况下实现拉伸应变 的排水和源区。 在其它方面，可以使用附加的退火步骤，以在基于盖层的重结晶之前选择性地产生晶体状态和非晶态。 因此，可以在一种类型的晶体管中获得增强的应变，而不需要额外的光刻步骤基本上不影响其他类型的晶体管。

公开(公告)号：US07569437B2

公开(公告)日：2009-08-04

申请号：US11688946

申请日：2007-03-21

申请人： Frank Wirbeleit ,  Andy Wei ,  Roman Boschke

发明人： Frank Wirbeleit ,  Andy Wei ,  Roman Boschke

IPC分类号： H01L21/00

CPC分类号： H01L29/105 ,  H01L21/26506 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6656 ,  H01L29/66621 ,  H01L29/66628 ,  H01L29/66636 ,  H01L29/66772 ,  H01L29/7843 ,  H01L29/7848 ,  H01L29/78654

摘要： By forming a semiconductor alloy in a silicon-based active semiconductor region prior to the gate patterning, material characteristics of the semiconductor alloy itself may also be exploited in addition to the strain-inducing effect thereof. Consequently, device performance of advanced field effect transistors may be even further enhanced compared to conventional approaches using a strained semiconductor alloy in the drain and source regions.

摘要翻译： 通过在栅极图案化之前在硅基有源半导体区域中形成半导体合金，除了其应变诱导效应之外，还可以利用半导体合金本身的材料特性。 因此，与在漏极和源极区域中使用应变半导体合金的常规方法相比，先进的场效应晶体管的器件性能可以进一步提高。

公开(公告)号：US07547610B2

公开(公告)日：2009-06-16

申请号：US11734320

申请日：2007-04-12

申请人： Christoph Schwan ,  Joe Bloomquist ,  Peter Javorka ,  Manfred Horstmann ,  Sven Beyer ,  Markus Forsberg ,  Frank Wirbeleit ,  Karla Romero

发明人： Christoph Schwan ,  Joe Bloomquist ,  Peter Javorka ,  Manfred Horstmann ,  Sven Beyer ,  Markus Forsberg ,  Frank Wirbeleit ,  Karla Romero

IPC分类号： H01L21/76

CPC分类号： H01L21/823878 ,  H01L21/76229 ,  H01L21/823807 ,  H01L29/7833 ,  H01L29/7843 ,  H01L29/7846

摘要： By forming isolation trenches of different types of intrinsic stress on the basis of separate process sequences, the strain characteristics of adjacent active semiconductor regions may be adjusted so as to obtain overall device performance. For example, highly stressed dielectric fill material including compressive and tensile stress may be appropriately provided in the respective isolation trenches in order to correspondingly adapt the charge carrier mobility of respective channel regions.

摘要翻译： 通过基于分离的工艺顺序形成不同类型的固有应力的隔离沟槽，可以调节相邻有源半导体区域的应变特性以获得整体器件性能。 例如，可以在相应的隔离沟槽中适当地提供包括压缩和拉伸应力的高应力电介质填充材料，以便相应地适应各个沟道区的电荷载流子迁移率。

公开(公告)号：US07494906B2

公开(公告)日：2009-02-24

申请号：US11112498

申请日：2005-04-22

申请人： Thorsten Kammler ,  Martin Gerhardt ,  Frank Wirbeleit

发明人： Thorsten Kammler ,  Martin Gerhardt ,  Frank Wirbeleit

IPC分类号： H01L21/8238 ,  H01L21/425

CPC分类号： H01L21/823807 ,  H01L21/26506 ,  H01L21/7624 ,  H01L21/84 ,  H01L29/0649 ,  H01L29/1054 ,  H01L29/665 ,  H01L29/6659 ,  H01L29/66772 ,  H01L29/7843 ,  Y10S438/938

摘要： A dislocation region is formed by implanting a light inert species, such as hydrogen, to a specified depth and with a high concentration, and by heat treating the inert species to create “nano” bubbles, which enable a certain mechanical decoupling to underlying device regions, thereby allowing a more efficient creation of strain that is induced by an external stress-generating source. In this way, strain may be created in a channel region of a field effect transistor by, for instance, a stress layer or sidewall spacers formed in the vicinity of the channel region.

摘要翻译： 通过将诸如氢的轻惰性物质注入指定的深度和高浓度，并且通过热处理惰性物质以产生“纳米”气泡来形成位错区域，这使得能够对下面的器件区域进行一定的机械解耦 从而允许更有效地产生由外部应力产生源引起的应变。 以这种方式，可以通过例如形成在沟道区附近的应力层或侧壁间隔在场效应晶体管的沟道区域中产生应变。

公开(公告)号：US20090026521A1

公开(公告)日：2009-01-29

申请号：US12240312

申请日：2008-09-29

申请人： Frank Wirbeleit ,  Manfred Horstmann ,  Christian Hobert

发明人： Frank Wirbeleit ,  Manfred Horstmann ,  Christian Hobert

IPC分类号： H01L29/00

CPC分类号： H01L29/105 ,  G11C11/412 ,  H01L27/11 ,  H01L29/7838

摘要： By providing a self-biasing semiconductor switch, an SRAM cell having a reduced number of individual active components may be realized. In particular embodiments, the self-biasing semiconductor device may be provided in the form of a double channel field effect transistor that allows the formation of an SRAM cell with less than six transistor elements and, in preferred embodiments, with as few as two individual transistor elements.

摘要翻译： 通过提供自偏压半导体开关，可以实现具有减少数量的各个有源元件的SRAM单元。 在特定实施例中，自偏置半导体器件可以以双通道场效应晶体管的形式提供，其允许形成具有小于六个晶体管元件的SRAM单元，并且在优选实施例中，具有少至两个单独的晶体管 元素。

公开(公告)号：US07410859B1

公开(公告)日：2008-08-12

申请号：US11269241

申请日：2005-11-07

申请人： Igor Peidous ,  Linda R. Black ,  Frank Wirbeleit

发明人： Igor Peidous ,  Linda R. Black ,  Frank Wirbeleit

IPC分类号： H01L21/8238 ,  H01L21/336

CPC分类号： H01L29/66636 ,  H01L21/823807 ,  H01L21/823814 ,  H01L21/84 ,  H01L29/1054 ,  H01L29/165 ,  H01L29/6656 ,  H01L29/66772 ,  H01L29/7848 ,  H01L29/78654

摘要： A stressed MOS device and a method for its fabrication are provided. The MOS device comprises a substrate having a surface, the substrate comprising a monocrystalline semiconductor material having a first lattice constant. A channel region is formed of the monocrystalline silicon material adjacent the surface. A stress inducing monocrystalline semiconductor material having a second lattice constant greater than the first lattice constant is grown under the channel region to exert a horizontal tensile stress on the channel region.

摘要翻译： 提供了一种强调的MOS器件及其制造方法。 MOS器件包括具有表面的衬底，该衬底包括具有第一晶格常数的单晶半导体材料。 沟道区域由邻近表面的单晶硅材料形成。 在沟道区域下生长具有大于第一晶格常数的第二晶格常数的应力诱导单晶半导体材料，以在沟道区域上施加水平拉伸应力。