公开(公告)号：US20080090360A1

公开(公告)日：2008-04-17

申请号：US11536114

申请日：2006-09-28

申请人： Zoran Krivokapic

发明人： Zoran Krivokapic

IPC分类号： H01L21/336 ,  H01L21/8234

CPC分类号： H01L29/4238 ,  H01L29/6656 ,  H01L29/66659 ,  H01L29/7835

摘要： Methods are provided for the fabrication of multiple finger transistors. A method comprises forming a layer of gate-forming material overlying a semiconductor substrate and forming a layer of dummy gate material overlying the layer of gate-forming material. The layer of dummy gate material is etched to form a dummy gate and sidewall spacers are formed about sidewalls of the dummy gate. The dummy gate is removed and the layer of gate-forming material is etched using the sidewall spacers as a mask to form at least two gate electrodes.

摘要翻译： 提供了用于制造多个手指晶体管的方法。 一种方法包括形成覆盖半导体衬底的栅极形成材料层，并形成覆盖栅极形成材料层的虚拟栅极材料层。 蚀刻虚拟栅极材料层以形成虚拟栅极，并且在虚拟栅极的侧壁周围形成侧壁间隔物。 去除虚拟栅极并使用侧壁间隔物作为掩模蚀刻栅极形成材料层，以形成至少两个栅电极。

公开(公告)号：US07148526B1

公开(公告)日：2006-12-12

申请号：US10348758

申请日：2003-01-23

申请人： Judy Xilin An ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

发明人： Judy Xilin An ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L29/72

CPC分类号： H01L29/7855 ,  H01L21/823821 ,  H01L29/42384 ,  H01L29/7843 ,  H01L29/78684

摘要： A double gate germanium metal-oxide semiconductor field-effect transistor (MOSFET) includes a germanium fin, a first gate formed adjacent a first side of the germanium fin, and a second gate formed adjacent a second side of the germanium fin opposite the first side. A triple gate MOSFET includes a germanium fin, a first gate formed adjacent a first side of the germanium fin, a second gate formed adjacent a second side of the germanium fin opposite the first side, and a top gate formed on top of the germanium fin. An all-around gate MOSFET includes a germanium fin, a first sidewall gate structure formed adjacent a first side of the germanium fin, a second sidewall gate structure formed adjacent a second side of the germanium fin, and additional gate structures formed on and around the germanium fin.

摘要翻译： 双栅极锗金属氧化物半导体场效应晶体管（MOSFET）包括锗翅片，邻近锗翅片的第一侧形成的第一栅极和与第一侧相对的锗翅片第二侧附近形成的第二栅极 。 三栅极MOSFET包括锗翅片，与锗翅片的第一侧相邻形成的第一栅极，与第一侧相对的锗翅片的第二侧附近形成的第二栅极和形成在锗翅片顶部上的顶栅极 。 全栅极MOSFET包括锗翅片，邻近锗翅片的第一侧形成的第一侧壁栅极结构，邻近锗翅片的第二侧形成的第二侧壁栅极结构，以及形成在锗翅片上和周围的附近的栅极结构 锗鳍

公开(公告)号：US20050104091A1

公开(公告)日：2005-05-19

申请号：US10699887

申请日：2003-11-04

申请人： Cyrus Tabery ,  Shibly Ahmed ,  Matthew Buynoski ,  Srikanteswara Dakshina-Murthy ,  Zoran Krivokapic ,  Haihong Wang ,  Chih-Yuh Yang ,  Bin Yu

发明人： Cyrus Tabery ,  Shibly Ahmed ,  Matthew Buynoski ,  Srikanteswara Dakshina-Murthy ,  Zoran Krivokapic ,  Haihong Wang ,  Chih-Yuh Yang ,  Bin Yu

IPC分类号： H01L21/336 ,  H01L29/786 ,  H01L29/745

CPC分类号： H01L29/785 ,  H01L29/66818 ,  H01L29/7842

摘要： A method for forming a metal-oxide semiconductor field-effect transistor (MOSFET) includes patterning a fin area, a source region, and a drain region on a substrate, forming a fin in the fin area, and forming a mask in the fin area. The method further includes etching the mask to expose a channel area of the MOSFET, etching the fin to thin a width of the fin in the channel area, forming a gate over the fin, and forming contacts to the gate, the source region, and the drain region.

摘要翻译： 一种形成金属氧化物半导体场效应晶体管（MOSFET）的方法包括在衬底上构图翅片区域，源极区域和漏极区域，在翅片区域中形成鳍片，并在鳍片区域中形成掩模 。 该方法还包括蚀刻掩模以暴露MOSFET的沟道区域，蚀刻鳍以在沟道区域中减薄翅片的宽度，在鳍上方形成栅极，以及形成与栅极，源区和 漏极区域。

公开(公告)号：US06815297B1

公开(公告)日：2004-11-09

申请号：US10081361

申请日：2002-02-21

申请人： Zoran Krivokapic ,  Witold P. Maszara

发明人： Zoran Krivokapic ,  Witold P. Maszara

IPC分类号： H01L21336

CPC分类号： H01L29/78696 ,  H01L29/4908 ,  H01L29/66545 ,  H01L29/66772 ,  H01L29/78618

摘要： A fully depleted SOI FET and methods of formation are disclosed. The FET includes a layer of semiconductor material disposed over an insulating layer, the insulating layer disposed over a semiconductor substrate. A source, a drain and a body disposed between the source and the drain are formed from the layer of semiconductor material. The layer of semiconductor material is etched such that a thickness of the body is less than a thickness of the source and the drain and such that a recess is formed in the layer of semiconductor material over the body. A gate is formed at least in part in the recess. The gate defines a channel in the body and includes a gate electrode spaced apart from the body by a high-K gate dielectric.

摘要翻译： 公开了一种完全耗尽的SOI FET及其形成方法。 FET包括设置在绝缘层上的半导体材料层，绝缘层设置在半导体衬底上。 设置在源极和漏极之间的源极，漏极和主体由半导体材料层形成。 蚀刻半导体材料层，使得主体的厚度小于源极和漏极的厚度，并且使得在半导体材料层上形成凹部。 门至少部分地形成在凹部中。 栅极限定了主体中的通道，并且包括通过高K栅极电介质与主体间隔开的栅电极。

公开(公告)号：US06803631B2

公开(公告)日：2004-10-12

申请号：US10349042

申请日：2003-01-23

申请人： Srikanteswara Dakshina-Murthy ,  Judy Xilin An ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

发明人： Srikanteswara Dakshina-Murthy ,  Judy Xilin An ,  Zoran Krivokapic ,  Haihong Wang ,  Bin Yu

IPC分类号： H01L2701

CPC分类号： H01L29/785 ,  H01L29/1054 ,  H01L29/4908 ,  H01L29/66795 ,  H01L29/78654 ,  H01L29/78687

摘要： A semiconductor structure includes a fin and a layer formed on the fin. The fin includes a first crystalline material having a rectangular cross section and a number of surfaces. The layer is formed on the surfaces and includes a second crystalline material. The first crystalline material has a different lattice constant than the second crystalline material to induce tensile strain within the first layer.

摘要翻译： 半导体结构包括翅片和形成在翅片上的层。 翅片包括具有矩形横截面和多个表面的第一结晶材料。 该层形成在表面上并且包括第二结晶材料。 第一结晶材料具有与第二结晶材料不同的晶格常数，以在第一层内引起拉伸应变。

公开(公告)号：US06716684B1

公开(公告)日：2004-04-06

申请号：US09711445

申请日：2000-11-13

申请人： Zoran Krivokapic ,  Matthew Buynoski

发明人： Zoran Krivokapic ,  Matthew Buynoski

IPC分类号： H01L2100

CPC分类号： H01L29/785 ,  H01L29/42384 ,  H01L29/66795

摘要： A self-aligned transistor and method making a self-aligned transistor, the transistor including a first silicon portion on an isolation layer, the silicon portion having formed therein a source region and a drain region separated by a channel region. The channel region has a first side and a second side and a top portion, and a gate oxide surrounds the channel on said first side, second side and top portion. A first, a second and a third silicon gate regions are positioned in a second silicon portion surrounding the first silicon portion about the first side, second side and top portion and the channel region.

摘要翻译： 一种自对准晶体管和制造自对准晶体管的方法，所述晶体管包括在隔离层上的第一硅部分，所述硅部分中形成有源极区和由沟道区分离的漏极区。 沟道区具有第一侧和第二侧以及顶部，栅极氧化物围绕所述第一侧，第二侧和顶部的沟道。 第一，第二和第三硅栅极区域围绕第一硅部分围绕第一侧面，第二侧面和顶部部分以及沟道区域定位在第二硅部分中。

公开(公告)号：US06703304B1

公开(公告)日：2004-03-09

申请号：US09772597

申请日：2001-01-30

申请人： Zoran Krivokapic

发明人： Zoran Krivokapic

IPC分类号： H01L214763

CPC分类号： H01L21/76816 ,  B82Y30/00 ,  H01L21/0332 ,  H01L21/0337 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/76807 ,  H01L21/76844 ,  H01L2221/1063

摘要： A method of fabricating a trench on an integrated circuit having first and second insulative layers includes providing a layer of material over the insulative layers; forming a first self-assembled monolayer on the layer of material; etching the first self-assembled monolayer to form an aperture in the layer of material; etching the first insulative layer through the first aperture, wherein a top surface of the second insulative layer is exposed; depositing a spacer layer over the layer of material, wherein a portion of the spacer layer masks a portion of the top surface of the second insulative layer; and etching the second insulative layer.

摘要翻译： 在具有第一和第二绝缘层的集成电路上制造沟槽的方法包括在绝缘层上提供一层材料; 在所述材料层上形成第一自组装单层; 蚀刻第一自组装单层以在材料层中形成孔; 通过第一孔蚀刻第一绝缘层，其中暴露第二绝缘层的顶表面; 在所述材料层上沉积间隔层，其中所述间隔层的一部分掩盖所述第二绝缘层的顶表面的一部分; 并蚀刻第二绝缘层。

公开(公告)号：US06623803B1

公开(公告)日：2003-09-23

申请号：US09712642

申请日：2000-11-14

申请人： Zoran Krivokapic

发明人： Zoran Krivokapic

IPC分类号： B05D310

CPC分类号： B82Y30/00 ,  C23C18/1605 ,  C23C18/1657 ,  H01L21/288 ,  H01L21/76838 ,  H05K1/0287 ,  H05K3/064 ,  H05K3/182 ,  H05K2201/09681 ,  H05K2203/0108 ,  H05K2203/1476

摘要： A method of patterning a layer of copper on a material surface includes providing a stamp having a base and a stamping surface and providing a copper plating catalyst on the stamping surface. The method can also include applying the stamping surface to the material surface, wherein a pattern of copper plating catalyst is applied to the material surface. The method can further include providing a copper solution over the copper plating catalyst, whereby a layer of copper is patterned on the material surface.

摘要翻译： 在材料表面上图案化铜层的方法包括提供具有基底和冲压表面的印模，并在冲压表面上提供镀铜催化剂。 该方法还可以包括将冲压表面施加到材料表面，其中将铜电镀催化剂的图案施加到材料表面。 该方法还可以包括在铜镀催化剂上提供铜溶液，由此在材料表面上图案化铜层。

公开(公告)号：US06586755B1

公开(公告)日：2003-07-01

申请号：US09487549

申请日：2000-01-19

申请人： Zoran Krivokapic ,  William D. Heavlin

发明人： Zoran Krivokapic ,  William D. Heavlin

IPC分类号： G21K510

CPC分类号： H01L21/67253 ,  H01L22/20

摘要： When Tilted Channel Implant (TCI) is performed on transistor precursor structures having an etch-defined gate length (L2M) and a trim-defined sidewall thickness (SwM), mass production deviations may cause errors and cause shifts in the lateral placement and implant depth of TCI dopants. Countering adjustments to TCI dosage and TCI energy are automatically made in accordance with the invention. In one embodiment, a first linear or quasi-linear interpolation function is used having form: Energya=E0*(1+&bgr;*eSw/SwT), where multiplying factor &bgr; may either be a constant or a function of normalized sidewall error value, eSw/SwT. In the same embodiment, a second linear or quasi-linear interpolation function is used having form: Dosea=Dose0*(1+&agr;(L2T−L2M)/L2T), where multiplying factor &agr; is a constant or a function of normalized gate length error value, (L2T−L2M)/L2T.

摘要翻译： 当在具有蚀刻限定的栅极长度（L2M）和修剪侧壁厚度（SwM）的晶体管前体结构上执行倾斜通道植入（TCI）时，批量生产偏差可能导致错误并导致横向放置和植入深度的偏移 的TCI掺杂剂。 根据本发明自动制作TCI剂量和TCI能量的对抗调整。 在一个实施例中，使用具有以下形式的第一线性或准线性内插函数：Energya = E0 *（1 +β* eSw / SwT），其中乘数β可以是常数或归一化侧壁误差值的函数， eSw / SwT。 在同一实施例中，使用具有以下形式的第二线性或准线性内插函数：Dosea = Dose0 *（1 +α（L2T-L2M）/ L2T），其中乘法因子α是常数或归一化栅极长度的函数 误差值（L2T-L2M）/ L2T。

公开(公告)号：US06544905B1

公开(公告)日：2003-04-08

申请号：US09900628

申请日：2001-07-06

申请人： Zoran Krivokapic

发明人： Zoran Krivokapic

IPC分类号： H01L2131

CPC分类号： B82Y30/00 ,  B82Y10/00 ,  H01L21/0334 ,  H01L21/3211

摘要： In a method of forming a metal gate of a semiconductor device, a substrate is provided, which includes a substrate body covered by a dielectric layer. A metal body having top and side surface is provided on the dielectric layer. A self-assembled monolayer is provided over the top and side surfaces of the metal body, and has an ordered region covering the top surface of the metal body and disordered regions covering the side surfaces of the metal body. The resulting structure is etched, the disordered regions of the self-assembled monolayer allowing etching of the side surfaces of the metal body while the ordered region of the self-assembled monolayer substantially blocks etching of the top surface of the metal body.

摘要翻译： 在形成半导体器件的金属栅极的方法中，提供了包括被电介质层覆盖的衬底主体的衬底。 具有顶表面和侧表面的金属体设置在电介质层上。 自组装单层设置在金属体的顶表面和侧表面上，并且具有覆盖金属体的顶表面的有序区域和覆盖金属体的侧表面的无序区域。 所得结构被蚀刻，自组装单层的无序区域允许蚀刻金属体的侧表面，而自组装单层的有序区域基本上阻止金属体的顶表面的蚀刻。